Searched refs:MC_CGM_MUX_5_CSC_SELCTL_MASK (Results 1 – 4 of 4) sorted by relevance
/hal_nxp-3.5.0/s32/drivers/s32k3/BaseNXP/header/ |
D | S32K344_MC_CGM.h | 707 #define MC_CGM_MUX_5_CSC_SELCTL_MASK (0x3F000000U) macro 710 … (((uint32_t)(((uint32_t)(x)) << MC_CGM_MUX_5_CSC_SELCTL_SHIFT)) & MC_CGM_MUX_5_CSC_SELCTL_MASK)
|
/hal_nxp-3.5.0/s32/drivers/s32ze/Mcu/src/ |
D | Clock_Ip_Data.c | 3413 …{MC_CGM_MUX_5_CSC_SELCTL_MASK, MC_CGM_MUX_5_CSC_SELCTL_SHIFT, MC_CGM_MUX_5_DC_0_DIV_MASK, … 3414 …{MC_CGM_MUX_5_CSC_SELCTL_MASK, MC_CGM_MUX_5_CSC_SELCTL_SHIFT, MC_CGM_MUX_5_DC_0_DIV_MASK, … 3434 …{MC_CGM_MUX_5_CSC_SELCTL_MASK, MC_CGM_MUX_5_CSC_SELCTL_SHIFT, 0U, … 3458 …{MC_CGM_MUX_5_CSC_SELCTL_MASK, MC_CGM_MUX_5_CSC_SELCTL_SHIFT, MC_CGM_MUX_5_DC_0_DIV_MASK, … 3459 …{MC_CGM_MUX_5_CSC_SELCTL_MASK, MC_CGM_MUX_5_CSC_SELCTL_SHIFT, MC_CGM_MUX_5_DC_1_DIV_MASK, … 3460 …{MC_CGM_MUX_5_CSC_SELCTL_MASK, MC_CGM_MUX_5_CSC_SELCTL_SHIFT, MC_CGM_MUX_5_DC_2_DIV_MASK, … 3470 …{MC_CGM_MUX_5_CSC_SELCTL_MASK, MC_CGM_MUX_5_CSC_SELCTL_SHIFT, 0U, …
|
/hal_nxp-3.5.0/s32/drivers/s32ze/BaseNXP/header/ |
D | S32Z2_MC_CGM.h | 946 #define MC_CGM_MUX_5_CSC_SELCTL_MASK (0x3F000000U) /* Merged from fields with differen… macro 949 …int32_t)(((uint32_t)(x)) << MC_CGM_MUX_5_CSC_SELCTL_SHIFT)) & MC_CGM_MUX_5_CSC_SELCTL_MASK) /* Me…
|
/hal_nxp-3.5.0/s32/drivers/s32k3/Mcu/src/ |
D | Clock_Ip_Data.c | 3654 …{MC_CGM_MUX_5_CSC_SELCTL_MASK, MC_CGM_MUX_5_CSC_SELCTL_SHIFT, MC_CGM_MUX_5_DC_0_…
|