1 /* 2 * NOTE: Autogenerated file by kinetis_signal2dts.py 3 * for MKW24D512VHA5/signal_configuration.xml 4 * 5 * Copyright (c) 2022, NXP 6 * SPDX-License-Identifier: Apache-2.0 7 */ 8 9 #ifndef _ZEPHYR_DTS_BINDING_MKW24D512VHA5_ 10 #define _ZEPHYR_DTS_BINDING_MKW24D512VHA5_ 11 12 #define KINETIS_MUX(port, pin, mux) \ 13 (((((port) - 'A') & 0xF) << 28) | \ 14 (((pin) & 0x3F) << 22) | \ 15 (((mux) & 0x7) << 8)) 16 17 #define PTA0 KINETIS_MUX('A',0,1) /* PTA0 */ 18 #define UART0_COL_b_PTA0 KINETIS_MUX('A',0,2) /* PTA0 */ 19 #define UART0_CTS_b_PTA0 KINETIS_MUX('A',0,2) /* PTA0 */ 20 #define FTM0_CH5_PTA0 KINETIS_MUX('A',0,3) /* PTA0 */ 21 #define JTAG_TCLK_PTA0 KINETIS_MUX('A',0,7) /* PTA0 */ 22 #define SWD_CLK_PTA0 KINETIS_MUX('A',0,7) /* PTA0 */ 23 #define PTA1 KINETIS_MUX('A',1,1) /* PTA1 */ 24 #define UART0_RX_PTA1 KINETIS_MUX('A',1,2) /* PTA1 */ 25 #define FTM0_CH6_PTA1 KINETIS_MUX('A',1,3) /* PTA1 */ 26 #define JTAG_TDI_PTA1 KINETIS_MUX('A',1,7) /* PTA1 */ 27 #define PTA2 KINETIS_MUX('A',2,1) /* PTA2 */ 28 #define UART0_TX_PTA2 KINETIS_MUX('A',2,2) /* PTA2 */ 29 #define FTM0_CH7_PTA2 KINETIS_MUX('A',2,3) /* PTA2 */ 30 #define JTAG_TDO_PTA2 KINETIS_MUX('A',2,7) /* PTA2 */ 31 #define TRACE_SWO_PTA2 KINETIS_MUX('A',2,7) /* PTA2 */ 32 #define PTA3 KINETIS_MUX('A',3,1) /* PTA3 */ 33 #define UART0_RTS_b_PTA3 KINETIS_MUX('A',3,2) /* PTA3 */ 34 #define FTM0_CH0_PTA3 KINETIS_MUX('A',3,3) /* PTA3 */ 35 #define SWD_DIO_PTA3 KINETIS_MUX('A',3,7) /* PTA3 */ 36 #define JTAG_TMS_PTA3 KINETIS_MUX('A',3,7) /* PTA3 */ 37 #define LLWU_P3_PTA4 KINETIS_MUX('A',4,1) /* PTA4 */ 38 #define PTA4 KINETIS_MUX('A',4,1) /* PTA4 */ 39 #define FTM0_CH1_PTA4 KINETIS_MUX('A',4,3) /* PTA4 */ 40 #define NMI_b_PTA4 KINETIS_MUX('A',4,7) /* PTA4 */ 41 #define EXTAL0_PTA18 KINETIS_MUX('A',18,0) /* PTA18 */ 42 #define PTA18 KINETIS_MUX('A',18,1) /* PTA18 */ 43 #define FTM0_FLT2_PTA18 KINETIS_MUX('A',18,3) /* PTA18 */ 44 #define FTM_CLKIN0_PTA18 KINETIS_MUX('A',18,4) /* PTA18 */ 45 #define XTAL0_PTA19 KINETIS_MUX('A',19,0) /* PTA19 */ 46 #define PTA19 KINETIS_MUX('A',19,1) /* PTA19 */ 47 #define FTM1_FLT0_PTA19 KINETIS_MUX('A',19,3) /* PTA19 */ 48 #define FTM_CLKIN1_PTA19 KINETIS_MUX('A',19,4) /* PTA19 */ 49 #define LPTMR0_ALT1_PTA19 KINETIS_MUX('A',19,6) /* PTA19 */ 50 #define LLWU_P8_PTC4 KINETIS_MUX('C',4,1) /* PTC4 */ 51 #define PTC4 KINETIS_MUX('C',4,1) /* PTC4 */ 52 #define SPI0_PCS0_PTC4 KINETIS_MUX('C',4,2) /* PTC4 */ 53 #define UART1_TX_PTC4 KINETIS_MUX('C',4,3) /* PTC4 */ 54 #define FTM0_CH3_PTC4 KINETIS_MUX('C',4,4) /* PTC4 */ 55 #define CMP1_OUT_PTC4 KINETIS_MUX('C',4,6) /* PTC4 */ 56 #define LLWU_P9_PTC5 KINETIS_MUX('C',5,1) /* PTC5 */ 57 #define PTC5 KINETIS_MUX('C',5,1) /* PTC5 */ 58 #define SPI0_SCK_PTC5 KINETIS_MUX('C',5,2) /* PTC5 */ 59 #define LPTMR0_ALT2_PTC5 KINETIS_MUX('C',5,3) /* PTC5 */ 60 #define I2S0_RXD0_PTC5 KINETIS_MUX('C',5,4) /* PTC5 */ 61 #define CMP0_OUT_PTC5 KINETIS_MUX('C',5,6) /* PTC5 */ 62 #define CMP0_IN0_PTC6 KINETIS_MUX('C',6,0) /* PTC6 */ 63 #define PTC6 KINETIS_MUX('C',6,1) /* PTC6 */ 64 #define LLWU_P10_PTC6 KINETIS_MUX('C',6,1) /* PTC6 */ 65 #define SPI0_SOUT_PTC6 KINETIS_MUX('C',6,2) /* PTC6 */ 66 #define PDB0_EXTRG_PTC6 KINETIS_MUX('C',6,3) /* PTC6 */ 67 #define I2S0_RX_BCLK_PTC6 KINETIS_MUX('C',6,4) /* PTC6 */ 68 #define I2S0_MCLK_PTC6 KINETIS_MUX('C',6,6) /* PTC6 */ 69 #define CMP0_IN1_PTC7 KINETIS_MUX('C',7,0) /* PTC7 */ 70 #define PTC7 KINETIS_MUX('C',7,1) /* PTC7 */ 71 #define SPI0_SIN_PTC7 KINETIS_MUX('C',7,2) /* PTC7 */ 72 #define USB_SOF_OUT_PTC7 KINETIS_MUX('C',7,3) /* PTC7 */ 73 #define I2S0_RX_FS_PTC7 KINETIS_MUX('C',7,4) /* PTC7 */ 74 #define ADC0_SE5b_PTD1 KINETIS_MUX('D',1,0) /* PTD1 */ 75 #define PTD1 KINETIS_MUX('D',1,1) /* PTD1 */ 76 #define SPI0_SCK_PTD1 KINETIS_MUX('D',1,2) /* PTD1 */ 77 #define UART2_CTS_b_PTD1 KINETIS_MUX('D',1,3) /* PTD1 */ 78 #define LLWU_P13_PTD2 KINETIS_MUX('D',2,1) /* PTD2 */ 79 #define PTD2 KINETIS_MUX('D',2,1) /* PTD2 */ 80 #define SPI0_SOUT_PTD2 KINETIS_MUX('D',2,2) /* PTD2 */ 81 #define UART2_RX_PTD2 KINETIS_MUX('D',2,3) /* PTD2 */ 82 #define I2C0_SCL_PTD2 KINETIS_MUX('D',2,4) /* PTD2 */ 83 #define PTD3 KINETIS_MUX('D',3,1) /* PTD3 */ 84 #define SPI0_SIN_PTD3 KINETIS_MUX('D',3,2) /* PTD3 */ 85 #define UART2_TX_PTD3 KINETIS_MUX('D',3,3) /* PTD3 */ 86 #define I2C0_SDA_PTD3 KINETIS_MUX('D',3,4) /* PTD3 */ 87 #define ADC0_SE21_PTD4 KINETIS_MUX('D',4,0) /* PTD4 */ 88 #define LLWU_P14_PTD4 KINETIS_MUX('D',4,1) /* PTD4 */ 89 #define PTD4 KINETIS_MUX('D',4,1) /* PTD4 */ 90 #define SPI0_PCS1_PTD4 KINETIS_MUX('D',4,2) /* PTD4 */ 91 #define UART0_RTS_b_PTD4 KINETIS_MUX('D',4,3) /* PTD4 */ 92 #define FTM0_CH4_PTD4 KINETIS_MUX('D',4,4) /* PTD4 */ 93 #define EWM_IN_PTD4 KINETIS_MUX('D',4,6) /* PTD4 */ 94 #define ADC0_SE6b_PTD5 KINETIS_MUX('D',5,0) /* PTD5 */ 95 #define PTD5 KINETIS_MUX('D',5,1) /* PTD5 */ 96 #define SPI0_PCS2_PTD5 KINETIS_MUX('D',5,2) /* PTD5 */ 97 #define UART0_CTS_b_PTD5 KINETIS_MUX('D',5,3) /* PTD5 */ 98 #define UART0_COL_b_PTD5 KINETIS_MUX('D',5,3) /* PTD5 */ 99 #define FTM0_CH5_PTD5 KINETIS_MUX('D',5,4) /* PTD5 */ 100 #define EWM_OUT_b_PTD5 KINETIS_MUX('D',5,6) /* PTD5 */ 101 #define ADC0_SE7b_PTD6 KINETIS_MUX('D',6,0) /* PTD6 */ 102 #define LLWU_P15_PTD6 KINETIS_MUX('D',6,1) /* PTD6 */ 103 #define PTD6 KINETIS_MUX('D',6,1) /* PTD6 */ 104 #define SPI0_PCS3_PTD6 KINETIS_MUX('D',6,2) /* PTD6 */ 105 #define UART0_RX_PTD6 KINETIS_MUX('D',6,3) /* PTD6 */ 106 #define FTM0_CH6_PTD6 KINETIS_MUX('D',6,4) /* PTD6 */ 107 #define FTM0_FLT0_PTD6 KINETIS_MUX('D',6,6) /* PTD6 */ 108 #define ADC0_SE22_PTD7 KINETIS_MUX('D',7,0) /* PTD7 */ 109 #define PTD7 KINETIS_MUX('D',7,1) /* PTD7 */ 110 #define CMT_IRO_PTD7 KINETIS_MUX('D',7,2) /* PTD7 */ 111 #define UART0_TX_PTD7 KINETIS_MUX('D',7,3) /* PTD7 */ 112 #define FTM0_CH7_PTD7 KINETIS_MUX('D',7,4) /* PTD7 */ 113 #define FTM0_FLT1_PTD7 KINETIS_MUX('D',7,6) /* PTD7 */ 114 #define ADC0_SE10_PTE0 KINETIS_MUX('E',0,0) /* PTE0 */ 115 #define PTE0 KINETIS_MUX('E',0,1) /* PTE0 */ 116 #define SPI1_PCS1_PTE0 KINETIS_MUX('E',0,2) /* PTE0 */ 117 #define UART1_TX_PTE0 KINETIS_MUX('E',0,3) /* PTE0 */ 118 #define TRACE_CLKOUT_PTE0 KINETIS_MUX('E',0,5) /* PTE0 */ 119 #define I2C1_SDA_PTE0 KINETIS_MUX('E',0,6) /* PTE0 */ 120 #define RTC_CLKOUT_PTE0 KINETIS_MUX('E',0,7) /* PTE0 */ 121 #define ADC0_SE11_PTE1 KINETIS_MUX('E',1,0) /* PTE1 */ 122 #define LLWU_P0_PTE1 KINETIS_MUX('E',1,1) /* PTE1 */ 123 #define PTE1 KINETIS_MUX('E',1,1) /* PTE1 */ 124 #define SPI1_SOUT_PTE1 KINETIS_MUX('E',1,2) /* PTE1 */ 125 #define UART1_RX_PTE1 KINETIS_MUX('E',1,3) /* PTE1 */ 126 #define TRACE_D3_PTE1 KINETIS_MUX('E',1,5) /* PTE1 */ 127 #define I2C1_SCL_PTE1 KINETIS_MUX('E',1,6) /* PTE1 */ 128 #define SPI1_SIN_PTE1 KINETIS_MUX('E',1,7) /* PTE1 */ 129 #define ADC0_DP1_PTE2 KINETIS_MUX('E',2,0) /* PTE2 */ 130 #define LLWU_P1_PTE2 KINETIS_MUX('E',2,1) /* PTE2 */ 131 #define PTE2 KINETIS_MUX('E',2,1) /* PTE2 */ 132 #define SPI1_SCK_PTE2 KINETIS_MUX('E',2,2) /* PTE2 */ 133 #define UART1_CTS_b_PTE2 KINETIS_MUX('E',2,3) /* PTE2 */ 134 #define TRACE_D2_PTE2 KINETIS_MUX('E',2,5) /* PTE2 */ 135 #define ADC0_DM1_PTE3 KINETIS_MUX('E',3,0) /* PTE3 */ 136 #define PTE3 KINETIS_MUX('E',3,1) /* PTE3 */ 137 #define SPI1_SIN_PTE3 KINETIS_MUX('E',3,2) /* PTE3 */ 138 #define UART1_RTS_b_PTE3 KINETIS_MUX('E',3,3) /* PTE3 */ 139 #define TRACE_D1_PTE3 KINETIS_MUX('E',3,5) /* PTE3 */ 140 #define SPI1_SOUT_PTE3 KINETIS_MUX('E',3,7) /* PTE3 */ 141 #define LLWU_P2_PTE4 KINETIS_MUX('E',4,1) /* PTE4 */ 142 #define PTE4 KINETIS_MUX('E',4,1) /* PTE4 */ 143 #define SPI1_PCS0_PTE4 KINETIS_MUX('E',4,2) /* PTE4 */ 144 #define TRACE_D0_PTE4 KINETIS_MUX('E',4,5) /* PTE4 */ 145 #endif 146
