Home
last modified time | relevance | path

Searched refs:XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK (Results 1 – 10 of 10) sorted by relevance

/hal_nxp-2.7.6/mcux/devices/MIMXRT1011/
DMIMXRT1011.h31322 #define XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK (0x20000U) macro
31324 …int32_t)(x)) << XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_SHIFT)) & XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1015/
DMIMXRT1015.h34251 #define XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK (0x20000U) macro
34253 …int32_t)(x)) << XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_SHIFT)) & XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1021/
DMIMXRT1021.h46480 #define XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK (0x20000U) macro
46482 …int32_t)(x)) << XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_SHIFT)) & XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1024/
DMIMXRT1024.h46462 #define XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK (0x20000U) macro
46464 …int32_t)(x)) << XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_SHIFT)) & XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1051/
DMIMXRT1051.h42511 #define XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK (0x20000U) macro
42513 …int32_t)(x)) << XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_SHIFT)) & XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1052/
DMIMXRT1052.h52414 #define XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK (0x20000U) macro
52416 …int32_t)(x)) << XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_SHIFT)) & XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1061/
DMIMXRT1061.h44919 #define XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK (0x20000U) macro
44921 …int32_t)(x)) << XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_SHIFT)) & XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1062/
DMIMXRT1062.h55073 #define XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK (0x20000U) macro
55075 …int32_t)(x)) << XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_SHIFT)) & XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1064/
DMIMXRT1064.h54999 #define XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK (0x20000U) macro
55001 …int32_t)(x)) << XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_SHIFT)) & XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK)
/hal_nxp-2.7.6/imx/devices/MCIMX6X/
DMCIMX6X_M4.h40200 #define XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK 0x20000u macro