Home
last modified time | relevance | path

Searched refs:TEMPMON_TEMPSENSE0_CLR_TEMP_CNT_MASK (Results 1 – 10 of 10) sorted by relevance

/hal_nxp-2.7.6/mcux/devices/MIMXRT1011/
DMIMXRT1011.h25275 #define TEMPMON_TEMPSENSE0_CLR_TEMP_CNT_MASK (0xFFF00U) macro
25277 …(((uint32_t)(x)) << TEMPMON_TEMPSENSE0_CLR_TEMP_CNT_SHIFT)) & TEMPMON_TEMPSENSE0_CLR_TEMP_CNT_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1015/
DMIMXRT1015.h27589 #define TEMPMON_TEMPSENSE0_CLR_TEMP_CNT_MASK (0xFFF00U) macro
27591 …(((uint32_t)(x)) << TEMPMON_TEMPSENSE0_CLR_TEMP_CNT_SHIFT)) & TEMPMON_TEMPSENSE0_CLR_TEMP_CNT_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1021/
DMIMXRT1021.h36871 #define TEMPMON_TEMPSENSE0_CLR_TEMP_CNT_MASK (0xFFF00U) macro
36873 …(((uint32_t)(x)) << TEMPMON_TEMPSENSE0_CLR_TEMP_CNT_SHIFT)) & TEMPMON_TEMPSENSE0_CLR_TEMP_CNT_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1024/
DMIMXRT1024.h36853 #define TEMPMON_TEMPSENSE0_CLR_TEMP_CNT_MASK (0xFFF00U) macro
36855 …(((uint32_t)(x)) << TEMPMON_TEMPSENSE0_CLR_TEMP_CNT_SHIFT)) & TEMPMON_TEMPSENSE0_CLR_TEMP_CNT_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1051/
DMIMXRT1051.h33692 #define TEMPMON_TEMPSENSE0_CLR_TEMP_CNT_MASK (0xFFF00U) macro
33694 …(((uint32_t)(x)) << TEMPMON_TEMPSENSE0_CLR_TEMP_CNT_SHIFT)) & TEMPMON_TEMPSENSE0_CLR_TEMP_CNT_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1052/
DMIMXRT1052.h42241 #define TEMPMON_TEMPSENSE0_CLR_TEMP_CNT_MASK (0xFFF00U) macro
42243 …(((uint32_t)(x)) << TEMPMON_TEMPSENSE0_CLR_TEMP_CNT_SHIFT)) & TEMPMON_TEMPSENSE0_CLR_TEMP_CNT_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1061/
DMIMXRT1061.h36100 #define TEMPMON_TEMPSENSE0_CLR_TEMP_CNT_MASK (0xFFF00U) macro
36102 …(((uint32_t)(x)) << TEMPMON_TEMPSENSE0_CLR_TEMP_CNT_SHIFT)) & TEMPMON_TEMPSENSE0_CLR_TEMP_CNT_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1062/
DMIMXRT1062.h44900 #define TEMPMON_TEMPSENSE0_CLR_TEMP_CNT_MASK (0xFFF00U) macro
44902 …(((uint32_t)(x)) << TEMPMON_TEMPSENSE0_CLR_TEMP_CNT_SHIFT)) & TEMPMON_TEMPSENSE0_CLR_TEMP_CNT_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1064/
DMIMXRT1064.h44826 #define TEMPMON_TEMPSENSE0_CLR_TEMP_CNT_MASK (0xFFF00U) macro
44828 …(((uint32_t)(x)) << TEMPMON_TEMPSENSE0_CLR_TEMP_CNT_SHIFT)) & TEMPMON_TEMPSENSE0_CLR_TEMP_CNT_MASK)
/hal_nxp-2.7.6/imx/devices/MCIMX6X/
DMCIMX6X_M4.h34953 #define TEMPMON_TEMPSENSE0_CLR_TEMP_CNT_MASK 0xFFF00u macro
34955 …2_t)(((uint32_t)(x))<<TEMPMON_TEMPSENSE0_CLR_TEMP_CNT_SHIFT))&TEMPMON_TEMPSENSE0_CLR_TEMP_CNT_MASK)