Home
last modified time | relevance | path

Searched refs:PORT_GPCLR_GPWD_MASK (Results 1 – 20 of 20) sorted by relevance

/hal_nxp-2.7.6/mcux/devices/MKL25Z4/
DMKL25Z4.h3168 #define PORT_GPCLR_GPWD_MASK (0xFFFFU) macro
3170 … (((uint32_t)(((uint32_t)(x)) << PORT_GPCLR_GPWD_SHIFT)) & PORT_GPCLR_GPWD_MASK)
/hal_nxp-2.7.6/mcux/devices/MK22F51212/
DMK22F51212.h10283 #define PORT_GPCLR_GPWD_MASK (0xFFFFU) macro
10285 … (((uint32_t)(((uint32_t)(x)) << PORT_GPCLR_GPWD_SHIFT)) & PORT_GPCLR_GPWD_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW24D5/
DMKW24D5.h5699 #define PORT_GPCLR_GPWD_MASK (0xFFFFU) macro
5701 … (((uint32_t)(((uint32_t)(x)) << PORT_GPCLR_GPWD_SHIFT)) & PORT_GPCLR_GPWD_MASK)
/hal_nxp-2.7.6/mcux/devices/MKE14F16/
DMKE14F16.h12005 #define PORT_GPCLR_GPWD_MASK (0xFFFFU) macro
12007 … (((uint32_t)(((uint32_t)(x)) << PORT_GPCLR_GPWD_SHIFT)) & PORT_GPCLR_GPWD_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW22D5/
DMKW22D5.h5699 #define PORT_GPCLR_GPWD_MASK (0xFFFFU) macro
5701 … (((uint32_t)(((uint32_t)(x)) << PORT_GPCLR_GPWD_SHIFT)) & PORT_GPCLR_GPWD_MASK)
/hal_nxp-2.7.6/mcux/devices/MKE16F16/
DMKE16F16.h12810 #define PORT_GPCLR_GPWD_MASK (0xFFFFU) macro
12812 … (((uint32_t)(((uint32_t)(x)) << PORT_GPCLR_GPWD_SHIFT)) & PORT_GPCLR_GPWD_MASK)
/hal_nxp-2.7.6/mcux/devices/MKE18F16/
DMKE18F16.h12816 #define PORT_GPCLR_GPWD_MASK (0xFFFFU) macro
12818 … (((uint32_t)(((uint32_t)(x)) << PORT_GPCLR_GPWD_SHIFT)) & PORT_GPCLR_GPWD_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW31Z4/
DMKW31Z4.h5381 #define PORT_GPCLR_GPWD_MASK (0xFFFFU) macro
5383 … (((uint32_t)(((uint32_t)(x)) << PORT_GPCLR_GPWD_SHIFT)) & PORT_GPCLR_GPWD_MASK)
/hal_nxp-2.7.6/mcux/devices/MK64F12/
DMK64F12.h18466 #define PORT_GPCLR_GPWD_MASK (0xFFFFU) macro
18470 … (((uint32_t)(((uint32_t)(x)) << PORT_GPCLR_GPWD_SHIFT)) & PORT_GPCLR_GPWD_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW40Z4/
DMKW40Z4.h5810 #define PORT_GPCLR_GPWD_MASK 0xFFFFu macro
5813 …) (((uint32_t)(((uint32_t)(x))<<PORT_GPCLR_GPWD_SHIFT))&PORT_GPCLR_GPWD_MASK)
DMKW40Z4_extension.h17151 #define PORT_WR_GPCLR_GPWD(base, value) (PORT_RMW_GPCLR(base, PORT_GPCLR_GPWD_MASK, PORT_GPCLR_GPWD…
/hal_nxp-2.7.6/mcux/devices/MKW21Z4/
DMKW21Z4.h5310 #define PORT_GPCLR_GPWD_MASK (0xFFFFU) macro
5312 … (((uint32_t)(((uint32_t)(x)) << PORT_GPCLR_GPWD_SHIFT)) & PORT_GPCLR_GPWD_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW41Z4/
DMKW41Z4.h5381 #define PORT_GPCLR_GPWD_MASK (0xFFFFU) macro
5383 … (((uint32_t)(((uint32_t)(x)) << PORT_GPCLR_GPWD_SHIFT)) & PORT_GPCLR_GPWD_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW20Z4/
DMKW20Z4.h5810 #define PORT_GPCLR_GPWD_MASK 0xFFFFu macro
5813 …) (((uint32_t)(((uint32_t)(x))<<PORT_GPCLR_GPWD_SHIFT))&PORT_GPCLR_GPWD_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW30Z4/
DMKW30Z4.h5810 #define PORT_GPCLR_GPWD_MASK 0xFFFFu macro
5813 …) (((uint32_t)(((uint32_t)(x))<<PORT_GPCLR_GPWD_SHIFT))&PORT_GPCLR_GPWD_MASK)
/hal_nxp-2.7.6/mcux/devices/MKV56F24/
DMKV56F24.h16936 #define PORT_GPCLR_GPWD_MASK (0xFFFFU) macro
16938 … (((uint32_t)(((uint32_t)(x)) << PORT_GPCLR_GPWD_SHIFT)) & PORT_GPCLR_GPWD_MASK)
/hal_nxp-2.7.6/mcux/devices/MK80F25615/
DMK80F25615.h18139 #define PORT_GPCLR_GPWD_MASK (0xFFFFU) macro
18141 … (((uint32_t)(((uint32_t)(x)) << PORT_GPCLR_GPWD_SHIFT)) & PORT_GPCLR_GPWD_MASK)
/hal_nxp-2.7.6/mcux/devices/MKV58F24/
DMKV58F24.h18276 #define PORT_GPCLR_GPWD_MASK (0xFFFFU) macro
18278 … (((uint32_t)(((uint32_t)(x)) << PORT_GPCLR_GPWD_SHIFT)) & PORT_GPCLR_GPWD_MASK)
/hal_nxp-2.7.6/mcux/devices/MK82F25615/
DMK82F25615.h19112 #define PORT_GPCLR_GPWD_MASK (0xFFFFU) macro
19114 … (((uint32_t)(((uint32_t)(x)) << PORT_GPCLR_GPWD_SHIFT)) & PORT_GPCLR_GPWD_MASK)
/hal_nxp-2.7.6/mcux/devices/MK66F18/
DMK66F18.h18763 #define PORT_GPCLR_GPWD_MASK (0xFFFFU) macro
18765 … (((uint32_t)(((uint32_t)(x)) << PORT_GPCLR_GPWD_SHIFT)) & PORT_GPCLR_GPWD_MASK)