Home
last modified time | relevance | path

Searched refs:PIT_LDVAL_TSV_MASK (Results 1 – 25 of 27) sorted by relevance

12

/hal_nxp-2.7.6/mcux/devices/MKL25Z4/
DMKL25Z4.h2958 #define PIT_LDVAL_TSV_MASK (0xFFFFFFFFU) macro
2960 … (((uint32_t)(((uint32_t)(x)) << PIT_LDVAL_TSV_SHIFT)) & PIT_LDVAL_TSV_MASK)
/hal_nxp-2.7.6/mcux/devices/MK22F51212/
DMK22F51212.h9930 #define PIT_LDVAL_TSV_MASK (0xFFFFFFFFU) macro
9932 … (((uint32_t)(((uint32_t)(x)) << PIT_LDVAL_TSV_SHIFT)) & PIT_LDVAL_TSV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW24D5/
DMKW24D5.h5479 #define PIT_LDVAL_TSV_MASK (0xFFFFFFFFU) macro
5481 … (((uint32_t)(((uint32_t)(x)) << PIT_LDVAL_TSV_SHIFT)) & PIT_LDVAL_TSV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW22D5/
DMKW22D5.h5479 #define PIT_LDVAL_TSV_MASK (0xFFFFFFFFU) macro
5481 … (((uint32_t)(((uint32_t)(x)) << PIT_LDVAL_TSV_SHIFT)) & PIT_LDVAL_TSV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW31Z4/
DMKW31Z4.h5171 #define PIT_LDVAL_TSV_MASK (0xFFFFFFFFU) macro
5173 … (((uint32_t)(((uint32_t)(x)) << PIT_LDVAL_TSV_SHIFT)) & PIT_LDVAL_TSV_MASK)
/hal_nxp-2.7.6/mcux/devices/MK64F12/
DMK64F12.h18072 #define PIT_LDVAL_TSV_MASK (0xFFFFFFFFU) macro
18076 … (((uint32_t)(((uint32_t)(x)) << PIT_LDVAL_TSV_SHIFT)) & PIT_LDVAL_TSV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW40Z4/
DMKW40Z4.h5496 #define PIT_LDVAL_TSV_MASK 0xFFFFFFFFu macro
5499 …(x) (((uint32_t)(((uint32_t)(x))<<PIT_LDVAL_TSV_SHIFT))&PIT_LDVAL_TSV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW21Z4/
DMKW21Z4.h5100 #define PIT_LDVAL_TSV_MASK (0xFFFFFFFFU) macro
5102 … (((uint32_t)(((uint32_t)(x)) << PIT_LDVAL_TSV_SHIFT)) & PIT_LDVAL_TSV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW41Z4/
DMKW41Z4.h5171 #define PIT_LDVAL_TSV_MASK (0xFFFFFFFFU) macro
5173 … (((uint32_t)(((uint32_t)(x)) << PIT_LDVAL_TSV_SHIFT)) & PIT_LDVAL_TSV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW20Z4/
DMKW20Z4.h5496 #define PIT_LDVAL_TSV_MASK 0xFFFFFFFFu macro
5499 …(x) (((uint32_t)(((uint32_t)(x))<<PIT_LDVAL_TSV_SHIFT))&PIT_LDVAL_TSV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW30Z4/
DMKW30Z4.h5496 #define PIT_LDVAL_TSV_MASK 0xFFFFFFFFu macro
5499 …(x) (((uint32_t)(((uint32_t)(x))<<PIT_LDVAL_TSV_SHIFT))&PIT_LDVAL_TSV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKV56F24/
DMKV56F24.h16531 #define PIT_LDVAL_TSV_MASK (0xFFFFFFFFU) macro
16533 … (((uint32_t)(((uint32_t)(x)) << PIT_LDVAL_TSV_SHIFT)) & PIT_LDVAL_TSV_MASK)
/hal_nxp-2.7.6/mcux/devices/MK80F25615/
DMK80F25615.h17742 #define PIT_LDVAL_TSV_MASK (0xFFFFFFFFU) macro
17744 … (((uint32_t)(((uint32_t)(x)) << PIT_LDVAL_TSV_SHIFT)) & PIT_LDVAL_TSV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKV58F24/
DMKV58F24.h17871 #define PIT_LDVAL_TSV_MASK (0xFFFFFFFFU) macro
17873 … (((uint32_t)(((uint32_t)(x)) << PIT_LDVAL_TSV_SHIFT)) & PIT_LDVAL_TSV_MASK)
/hal_nxp-2.7.6/mcux/devices/MK82F25615/
DMK82F25615.h18715 #define PIT_LDVAL_TSV_MASK (0xFFFFFFFFU) macro
18717 … (((uint32_t)(((uint32_t)(x)) << PIT_LDVAL_TSV_SHIFT)) & PIT_LDVAL_TSV_MASK)
/hal_nxp-2.7.6/mcux/devices/MK66F18/
DMK66F18.h18403 #define PIT_LDVAL_TSV_MASK (0xFFFFFFFFU) macro
18405 … (((uint32_t)(((uint32_t)(x)) << PIT_LDVAL_TSV_SHIFT)) & PIT_LDVAL_TSV_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1011/
DMIMXRT1011.h19342 #define PIT_LDVAL_TSV_MASK (0xFFFFFFFFU) macro
19346 … (((uint32_t)(((uint32_t)(x)) << PIT_LDVAL_TSV_SHIFT)) & PIT_LDVAL_TSV_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1015/
DMIMXRT1015.h21703 #define PIT_LDVAL_TSV_MASK (0xFFFFFFU) macro
21707 … (((uint32_t)(((uint32_t)(x)) << PIT_LDVAL_TSV_SHIFT)) & PIT_LDVAL_TSV_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1021/
DMIMXRT1021.h29021 #define PIT_LDVAL_TSV_MASK (0xFFFFFFFFU) macro
29025 … (((uint32_t)(((uint32_t)(x)) << PIT_LDVAL_TSV_SHIFT)) & PIT_LDVAL_TSV_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1024/
DMIMXRT1024.h29003 #define PIT_LDVAL_TSV_MASK (0xFFFFFFFFU) macro
29007 … (((uint32_t)(((uint32_t)(x)) << PIT_LDVAL_TSV_SHIFT)) & PIT_LDVAL_TSV_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1051/
DMIMXRT1051.h26314 #define PIT_LDVAL_TSV_MASK (0xFFFFFFFFU) macro
26318 … (((uint32_t)(((uint32_t)(x)) << PIT_LDVAL_TSV_SHIFT)) & PIT_LDVAL_TSV_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1052/
DMIMXRT1052.h32396 #define PIT_LDVAL_TSV_MASK (0xFFFFFFFFU) macro
32400 … (((uint32_t)(((uint32_t)(x)) << PIT_LDVAL_TSV_SHIFT)) & PIT_LDVAL_TSV_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1061/
DMIMXRT1061.h28554 #define PIT_LDVAL_TSV_MASK (0xFFFFFFFFU) macro
28558 … (((uint32_t)(((uint32_t)(x)) << PIT_LDVAL_TSV_SHIFT)) & PIT_LDVAL_TSV_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1062/
DMIMXRT1062.h34861 #define PIT_LDVAL_TSV_MASK (0xFFFFFFFFU) macro
34865 … (((uint32_t)(((uint32_t)(x)) << PIT_LDVAL_TSV_SHIFT)) & PIT_LDVAL_TSV_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1064/
DMIMXRT1064.h34787 #define PIT_LDVAL_TSV_MASK (0xFFFFFFFFU) macro
34791 … (((uint32_t)(((uint32_t)(x)) << PIT_LDVAL_TSV_SHIFT)) & PIT_LDVAL_TSV_MASK)

12