Home
last modified time | relevance | path

Searched refs:NV_FSEC_FSLACC_MASK (Results 1 – 20 of 20) sorted by relevance

/hal_nxp-2.7.6/mcux/devices/MKL25Z4/
DMKL25Z4.h2794 #define NV_FSEC_FSLACC_MASK (0xCU) macro
2796 … (((uint8_t)(((uint8_t)(x)) << NV_FSEC_FSLACC_SHIFT)) & NV_FSEC_FSLACC_MASK)
/hal_nxp-2.7.6/mcux/devices/MK22F51212/
DMK22F51212.h9402 #define NV_FSEC_FSLACC_MASK (0xCU) macro
9408 … (((uint8_t)(((uint8_t)(x)) << NV_FSEC_FSLACC_SHIFT)) & NV_FSEC_FSLACC_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW24D5/
DMKW24D5.h5137 #define NV_FSEC_FSLACC_MASK (0xCU) macro
5139 … (((uint8_t)(((uint8_t)(x)) << NV_FSEC_FSLACC_SHIFT)) & NV_FSEC_FSLACC_MASK)
/hal_nxp-2.7.6/mcux/devices/MKE14F16/
DMKE14F16.h11136 #define NV_FSEC_FSLACC_MASK (0xCU) macro
11142 … (((uint8_t)(((uint8_t)(x)) << NV_FSEC_FSLACC_SHIFT)) & NV_FSEC_FSLACC_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW22D5/
DMKW22D5.h5137 #define NV_FSEC_FSLACC_MASK (0xCU) macro
5139 … (((uint8_t)(((uint8_t)(x)) << NV_FSEC_FSLACC_SHIFT)) & NV_FSEC_FSLACC_MASK)
/hal_nxp-2.7.6/mcux/devices/MKE16F16/
DMKE16F16.h11940 #define NV_FSEC_FSLACC_MASK (0xCU) macro
11946 … (((uint8_t)(((uint8_t)(x)) << NV_FSEC_FSLACC_SHIFT)) & NV_FSEC_FSLACC_MASK)
/hal_nxp-2.7.6/mcux/devices/MKE18F16/
DMKE18F16.h11945 #define NV_FSEC_FSLACC_MASK (0xCU) macro
11951 … (((uint8_t)(((uint8_t)(x)) << NV_FSEC_FSLACC_SHIFT)) & NV_FSEC_FSLACC_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW31Z4/
DMKW31Z4.h5071 #define NV_FSEC_FSLACC_MASK (0xCU) macro
5073 … (((uint8_t)(((uint8_t)(x)) << NV_FSEC_FSLACC_SHIFT)) & NV_FSEC_FSLACC_MASK)
/hal_nxp-2.7.6/mcux/devices/MK64F12/
DMK64F12.h17482 #define NV_FSEC_FSLACC_MASK (0xCU) macro
17488 … (((uint8_t)(((uint8_t)(x)) << NV_FSEC_FSLACC_SHIFT)) & NV_FSEC_FSLACC_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW40Z4/
DMKW40Z4.h5328 #define NV_FSEC_FSLACC_MASK 0xCu macro
5331 …C(x) (((uint8_t)(((uint8_t)(x))<<NV_FSEC_FSLACC_SHIFT))&NV_FSEC_FSLACC_MASK)
DMKW40Z4_extension.h16082 #define NV_RD_FSEC_FSLACC(base) ((NV_FSEC_REG(base) & NV_FSEC_FSLACC_MASK) >> NV_FSEC_FSLACC_SHIFT)
/hal_nxp-2.7.6/mcux/devices/MKW21Z4/
DMKW21Z4.h5000 #define NV_FSEC_FSLACC_MASK (0xCU) macro
5002 … (((uint8_t)(((uint8_t)(x)) << NV_FSEC_FSLACC_SHIFT)) & NV_FSEC_FSLACC_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW41Z4/
DMKW41Z4.h5071 #define NV_FSEC_FSLACC_MASK (0xCU) macro
5073 … (((uint8_t)(((uint8_t)(x)) << NV_FSEC_FSLACC_SHIFT)) & NV_FSEC_FSLACC_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW20Z4/
DMKW20Z4.h5328 #define NV_FSEC_FSLACC_MASK 0xCu macro
5331 …C(x) (((uint8_t)(((uint8_t)(x))<<NV_FSEC_FSLACC_SHIFT))&NV_FSEC_FSLACC_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW30Z4/
DMKW30Z4.h5328 #define NV_FSEC_FSLACC_MASK 0xCu macro
5331 …C(x) (((uint8_t)(((uint8_t)(x))<<NV_FSEC_FSLACC_SHIFT))&NV_FSEC_FSLACC_MASK)
/hal_nxp-2.7.6/mcux/devices/MKV56F24/
DMKV56F24.h15989 #define NV_FSEC_FSLACC_MASK (0xCU) macro
15995 … (((uint8_t)(((uint8_t)(x)) << NV_FSEC_FSLACC_SHIFT)) & NV_FSEC_FSLACC_MASK)
/hal_nxp-2.7.6/mcux/devices/MK80F25615/
DMK80F25615.h17190 #define NV_FSEC_FSLACC_MASK (0xCU) macro
17196 … (((uint8_t)(((uint8_t)(x)) << NV_FSEC_FSLACC_SHIFT)) & NV_FSEC_FSLACC_MASK)
/hal_nxp-2.7.6/mcux/devices/MKV58F24/
DMKV58F24.h17329 #define NV_FSEC_FSLACC_MASK (0xCU) macro
17335 … (((uint8_t)(((uint8_t)(x)) << NV_FSEC_FSLACC_SHIFT)) & NV_FSEC_FSLACC_MASK)
/hal_nxp-2.7.6/mcux/devices/MK82F25615/
DMK82F25615.h17937 #define NV_FSEC_FSLACC_MASK (0xCU) macro
17943 … (((uint8_t)(((uint8_t)(x)) << NV_FSEC_FSLACC_SHIFT)) & NV_FSEC_FSLACC_MASK)
/hal_nxp-2.7.6/mcux/devices/MK66F18/
DMK66F18.h17851 #define NV_FSEC_FSLACC_MASK (0xCU) macro
17857 … (((uint8_t)(((uint8_t)(x)) << NV_FSEC_FSLACC_SHIFT)) & NV_FSEC_FSLACC_MASK)