Home
last modified time | relevance | path

Searched refs:CMP_SCR_DMAEN_MASK (Results 1 – 25 of 26) sorted by relevance

12

/hal_nxp-2.7.6/mcux/drivers/kinetis/
Dfsl_cmp.c216 tmp8 |= CMP_SCR_DMAEN_MASK; in CMP_EnableDMA()
220 tmp8 &= ~(uint8_t)CMP_SCR_DMAEN_MASK; in CMP_EnableDMA()
/hal_nxp-2.7.6/mcux/drivers/imx/
Dfsl_cmp.c216 tmp8 |= CMP_SCR_DMAEN_MASK; in CMP_EnableDMA()
220 tmp8 &= ~(uint8_t)CMP_SCR_DMAEN_MASK; in CMP_EnableDMA()
/hal_nxp-2.7.6/mcux/devices/MKL25Z4/
DMKL25Z4.h675 #define CMP_SCR_DMAEN_MASK (0x40U) macro
677 …) (((uint8_t)(((uint8_t)(x)) << CMP_SCR_DMAEN_SHIFT)) & CMP_SCR_DMAEN_MASK)
/hal_nxp-2.7.6/mcux/devices/MK22F51212/
DMK22F51212.h1008 #define CMP_SCR_DMAEN_MASK (0x40U) macro
1014 …) (((uint8_t)(((uint8_t)(x)) << CMP_SCR_DMAEN_SHIFT)) & CMP_SCR_DMAEN_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW24D5/
DMKW24D5.h1223 #define CMP_SCR_DMAEN_MASK (0x40U) macro
1225 …) (((uint8_t)(((uint8_t)(x)) << CMP_SCR_DMAEN_SHIFT)) & CMP_SCR_DMAEN_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW22D5/
DMKW22D5.h1223 #define CMP_SCR_DMAEN_MASK (0x40U) macro
1225 …) (((uint8_t)(((uint8_t)(x)) << CMP_SCR_DMAEN_SHIFT)) & CMP_SCR_DMAEN_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW31Z4/
DMKW31Z4.h1041 #define CMP_SCR_DMAEN_MASK (0x40U) macro
1043 …) (((uint8_t)(((uint8_t)(x)) << CMP_SCR_DMAEN_SHIFT)) & CMP_SCR_DMAEN_MASK)
/hal_nxp-2.7.6/mcux/devices/MK64F12/
DMK64F12.h6685 #define CMP_SCR_DMAEN_MASK (0x40U) macro
6691 …) (((uint8_t)(((uint8_t)(x)) << CMP_SCR_DMAEN_SHIFT)) & CMP_SCR_DMAEN_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW40Z4/
DMKW40Z4.h818 #define CMP_SCR_DMAEN_MASK 0x40u macro
821 …EN(x) (((uint8_t)(((uint8_t)(x))<<CMP_SCR_DMAEN_SHIFT))&CMP_SCR_DMAEN_MASK)
DMKW40Z4_extension.h2460 #define CMP_RD_SCR_DMAEN(base) ((CMP_SCR_REG(base) & CMP_SCR_DMAEN_MASK) >> CMP_SCR_DMAEN_SHIFT)
2464 #define CMP_WR_SCR_DMAEN(base, value) (CMP_RMW_SCR(base, (CMP_SCR_DMAEN_MASK | CMP_SCR_CFF_MASK | C…
/hal_nxp-2.7.6/mcux/devices/MKW21Z4/
DMKW21Z4.h970 #define CMP_SCR_DMAEN_MASK (0x40U) macro
972 …) (((uint8_t)(((uint8_t)(x)) << CMP_SCR_DMAEN_SHIFT)) & CMP_SCR_DMAEN_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW41Z4/
DMKW41Z4.h1041 #define CMP_SCR_DMAEN_MASK (0x40U) macro
1043 …) (((uint8_t)(((uint8_t)(x)) << CMP_SCR_DMAEN_SHIFT)) & CMP_SCR_DMAEN_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW20Z4/
DMKW20Z4.h818 #define CMP_SCR_DMAEN_MASK 0x40u macro
821 …EN(x) (((uint8_t)(((uint8_t)(x))<<CMP_SCR_DMAEN_SHIFT))&CMP_SCR_DMAEN_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW30Z4/
DMKW30Z4.h818 #define CMP_SCR_DMAEN_MASK 0x40u macro
821 …EN(x) (((uint8_t)(((uint8_t)(x))<<CMP_SCR_DMAEN_SHIFT))&CMP_SCR_DMAEN_MASK)
/hal_nxp-2.7.6/mcux/devices/MKV56F24/
DMKV56F24.h6068 #define CMP_SCR_DMAEN_MASK (0x40U) macro
6074 …) (((uint8_t)(((uint8_t)(x)) << CMP_SCR_DMAEN_SHIFT)) & CMP_SCR_DMAEN_MASK)
/hal_nxp-2.7.6/mcux/devices/MK80F25615/
DMK80F25615.h4926 #define CMP_SCR_DMAEN_MASK (0x40U) macro
4932 …) (((uint8_t)(((uint8_t)(x)) << CMP_SCR_DMAEN_SHIFT)) & CMP_SCR_DMAEN_MASK)
/hal_nxp-2.7.6/mcux/devices/MKV58F24/
DMKV58F24.h6072 #define CMP_SCR_DMAEN_MASK (0x40U) macro
6078 …) (((uint8_t)(((uint8_t)(x)) << CMP_SCR_DMAEN_SHIFT)) & CMP_SCR_DMAEN_MASK)
/hal_nxp-2.7.6/mcux/devices/MK82F25615/
DMK82F25615.h4920 #define CMP_SCR_DMAEN_MASK (0x40U) macro
4926 …) (((uint8_t)(((uint8_t)(x)) << CMP_SCR_DMAEN_SHIFT)) & CMP_SCR_DMAEN_MASK)
/hal_nxp-2.7.6/mcux/devices/MK66F18/
DMK66F18.h5721 #define CMP_SCR_DMAEN_MASK (0x40U) macro
5727 …) (((uint8_t)(((uint8_t)(x)) << CMP_SCR_DMAEN_SHIFT)) & CMP_SCR_DMAEN_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1021/
DMIMXRT1021.h8871 #define CMP_SCR_DMAEN_MASK (0x40U) macro
8877 …) (((uint8_t)(((uint8_t)(x)) << CMP_SCR_DMAEN_SHIFT)) & CMP_SCR_DMAEN_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1024/
DMIMXRT1024.h8853 #define CMP_SCR_DMAEN_MASK (0x40U) macro
8859 …) (((uint8_t)(((uint8_t)(x)) << CMP_SCR_DMAEN_SHIFT)) & CMP_SCR_DMAEN_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1051/
DMIMXRT1051.h8681 #define CMP_SCR_DMAEN_MASK (0x40U) macro
8687 …) (((uint8_t)(((uint8_t)(x)) << CMP_SCR_DMAEN_SHIFT)) & CMP_SCR_DMAEN_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1052/
DMIMXRT1052.h9909 #define CMP_SCR_DMAEN_MASK (0x40U) macro
9915 …) (((uint8_t)(((uint8_t)(x)) << CMP_SCR_DMAEN_SHIFT)) & CMP_SCR_DMAEN_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1061/
DMIMXRT1061.h9870 #define CMP_SCR_DMAEN_MASK (0x40U) macro
9876 …) (((uint8_t)(((uint8_t)(x)) << CMP_SCR_DMAEN_SHIFT)) & CMP_SCR_DMAEN_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1062/
DMIMXRT1062.h11247 #define CMP_SCR_DMAEN_MASK (0x40U) macro
11253 …) (((uint8_t)(((uint8_t)(x)) << CMP_SCR_DMAEN_SHIFT)) & CMP_SCR_DMAEN_MASK)

12