Home
last modified time | relevance | path

Searched refs:ADC_CV2_CV_MASK (Results 1 – 20 of 20) sorted by relevance

/hal_nxp-2.7.6/mcux/devices/MKL25Z4/
DMKL25Z4.h440 #define ADC_CV2_CV_MASK (0xFFFFU) macro
442 …x) (((uint32_t)(((uint32_t)(x)) << ADC_CV2_CV_SHIFT)) & ADC_CV2_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MK22F51212/
DMK22F51212.h611 #define ADC_CV2_CV_MASK (0xFFFFU) macro
613 …x) (((uint32_t)(((uint32_t)(x)) << ADC_CV2_CV_SHIFT)) & ADC_CV2_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW24D5/
DMKW24D5.h478 #define ADC_CV2_CV_MASK (0xFFFFU) macro
480 …x) (((uint32_t)(((uint32_t)(x)) << ADC_CV2_CV_SHIFT)) & ADC_CV2_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKE14F16/
DMKE14F16.h681 #define ADC_CV2_CV_MASK (0xFFFFU) macro
683 …x) (((uint32_t)(((uint32_t)(x)) << ADC_CV2_CV_SHIFT)) & ADC_CV2_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW22D5/
DMKW22D5.h478 #define ADC_CV2_CV_MASK (0xFFFFU) macro
480 …x) (((uint32_t)(((uint32_t)(x)) << ADC_CV2_CV_SHIFT)) & ADC_CV2_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKE16F16/
DMKE16F16.h681 #define ADC_CV2_CV_MASK (0xFFFFU) macro
683 …x) (((uint32_t)(((uint32_t)(x)) << ADC_CV2_CV_SHIFT)) & ADC_CV2_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKE18F16/
DMKE18F16.h681 #define ADC_CV2_CV_MASK (0xFFFFU) macro
683 …x) (((uint32_t)(((uint32_t)(x)) << ADC_CV2_CV_SHIFT)) & ADC_CV2_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW31Z4/
DMKW31Z4.h398 #define ADC_CV2_CV_MASK (0xFFFFU) macro
400 …x) (((uint32_t)(((uint32_t)(x)) << ADC_CV2_CV_SHIFT)) & ADC_CV2_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MK64F12/
DMK64F12.h641 #define ADC_CV2_CV_MASK (0xFFFFU) macro
645 …x) (((uint32_t)(((uint32_t)(x)) << ADC_CV2_CV_SHIFT)) & ADC_CV2_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW40Z4/
DMKW40Z4.h364 #define ADC_CV2_CV_MASK 0xFFFFu macro
367 …_CV(x) (((uint32_t)(((uint32_t)(x))<<ADC_CV2_CV_SHIFT))&ADC_CV2_CV_MASK)
DMKW40Z4_extension.h727 #define ADC_RD_CV2_CV(base) ((ADC_CV2_REG(base) & ADC_CV2_CV_MASK) >> ADC_CV2_CV_SHIFT)
731 #define ADC_WR_CV2_CV(base, value) (ADC_RMW_CV2(base, ADC_CV2_CV_MASK, ADC_CV2_CV(value)))
/hal_nxp-2.7.6/mcux/devices/MKW21Z4/
DMKW21Z4.h397 #define ADC_CV2_CV_MASK (0xFFFFU) macro
399 …x) (((uint32_t)(((uint32_t)(x)) << ADC_CV2_CV_SHIFT)) & ADC_CV2_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW41Z4/
DMKW41Z4.h398 #define ADC_CV2_CV_MASK (0xFFFFU) macro
400 …x) (((uint32_t)(((uint32_t)(x)) << ADC_CV2_CV_SHIFT)) & ADC_CV2_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW20Z4/
DMKW20Z4.h364 #define ADC_CV2_CV_MASK 0xFFFFu macro
367 …_CV(x) (((uint32_t)(((uint32_t)(x))<<ADC_CV2_CV_SHIFT))&ADC_CV2_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW30Z4/
DMKW30Z4.h364 #define ADC_CV2_CV_MASK 0xFFFFu macro
367 …_CV(x) (((uint32_t)(((uint32_t)(x))<<ADC_CV2_CV_SHIFT))&ADC_CV2_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKV56F24/
DMKV56F24.h869 #define ADC_CV2_CV_MASK (0xFFFFU) macro
871 …x) (((uint32_t)(((uint32_t)(x)) << ADC_CV2_CV_SHIFT)) & ADC_CV2_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MK80F25615/
DMK80F25615.h679 #define ADC_CV2_CV_MASK (0xFFFFU) macro
681 …x) (((uint32_t)(((uint32_t)(x)) << ADC_CV2_CV_SHIFT)) & ADC_CV2_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKV58F24/
DMKV58F24.h869 #define ADC_CV2_CV_MASK (0xFFFFU) macro
871 …x) (((uint32_t)(((uint32_t)(x)) << ADC_CV2_CV_SHIFT)) & ADC_CV2_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MK82F25615/
DMK82F25615.h673 #define ADC_CV2_CV_MASK (0xFFFFU) macro
675 …x) (((uint32_t)(((uint32_t)(x)) << ADC_CV2_CV_SHIFT)) & ADC_CV2_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MK66F18/
DMK66F18.h633 #define ADC_CV2_CV_MASK (0xFFFFU) macro
635 …x) (((uint32_t)(((uint32_t)(x)) << ADC_CV2_CV_SHIFT)) & ADC_CV2_CV_MASK)