Home
last modified time | relevance | path

Searched refs:ADC_CV1_CV_MASK (Results 1 – 20 of 20) sorted by relevance

/hal_nxp-2.7.6/mcux/devices/MKL25Z4/
DMKL25Z4.h435 #define ADC_CV1_CV_MASK (0xFFFFU) macro
437 …x) (((uint32_t)(((uint32_t)(x)) << ADC_CV1_CV_SHIFT)) & ADC_CV1_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MK22F51212/
DMK22F51212.h604 #define ADC_CV1_CV_MASK (0xFFFFU) macro
606 …x) (((uint32_t)(((uint32_t)(x)) << ADC_CV1_CV_SHIFT)) & ADC_CV1_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW24D5/
DMKW24D5.h473 #define ADC_CV1_CV_MASK (0xFFFFU) macro
475 …x) (((uint32_t)(((uint32_t)(x)) << ADC_CV1_CV_SHIFT)) & ADC_CV1_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKE14F16/
DMKE14F16.h674 #define ADC_CV1_CV_MASK (0xFFFFU) macro
676 …x) (((uint32_t)(((uint32_t)(x)) << ADC_CV1_CV_SHIFT)) & ADC_CV1_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW22D5/
DMKW22D5.h473 #define ADC_CV1_CV_MASK (0xFFFFU) macro
475 …x) (((uint32_t)(((uint32_t)(x)) << ADC_CV1_CV_SHIFT)) & ADC_CV1_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKE16F16/
DMKE16F16.h674 #define ADC_CV1_CV_MASK (0xFFFFU) macro
676 …x) (((uint32_t)(((uint32_t)(x)) << ADC_CV1_CV_SHIFT)) & ADC_CV1_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKE18F16/
DMKE18F16.h674 #define ADC_CV1_CV_MASK (0xFFFFU) macro
676 …x) (((uint32_t)(((uint32_t)(x)) << ADC_CV1_CV_SHIFT)) & ADC_CV1_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW31Z4/
DMKW31Z4.h393 #define ADC_CV1_CV_MASK (0xFFFFU) macro
395 …x) (((uint32_t)(((uint32_t)(x)) << ADC_CV1_CV_SHIFT)) & ADC_CV1_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MK64F12/
DMK64F12.h631 #define ADC_CV1_CV_MASK (0xFFFFU) macro
635 …x) (((uint32_t)(((uint32_t)(x)) << ADC_CV1_CV_SHIFT)) & ADC_CV1_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW40Z4/
DMKW40Z4.h359 #define ADC_CV1_CV_MASK 0xFFFFu macro
362 …_CV(x) (((uint32_t)(((uint32_t)(x))<<ADC_CV1_CV_SHIFT))&ADC_CV1_CV_MASK)
DMKW40Z4_extension.h680 #define ADC_RD_CV1_CV(base) ((ADC_CV1_REG(base) & ADC_CV1_CV_MASK) >> ADC_CV1_CV_SHIFT)
684 #define ADC_WR_CV1_CV(base, value) (ADC_RMW_CV1(base, ADC_CV1_CV_MASK, ADC_CV1_CV(value)))
/hal_nxp-2.7.6/mcux/devices/MKW21Z4/
DMKW21Z4.h392 #define ADC_CV1_CV_MASK (0xFFFFU) macro
394 …x) (((uint32_t)(((uint32_t)(x)) << ADC_CV1_CV_SHIFT)) & ADC_CV1_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW41Z4/
DMKW41Z4.h393 #define ADC_CV1_CV_MASK (0xFFFFU) macro
395 …x) (((uint32_t)(((uint32_t)(x)) << ADC_CV1_CV_SHIFT)) & ADC_CV1_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW20Z4/
DMKW20Z4.h359 #define ADC_CV1_CV_MASK 0xFFFFu macro
362 …_CV(x) (((uint32_t)(((uint32_t)(x))<<ADC_CV1_CV_SHIFT))&ADC_CV1_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW30Z4/
DMKW30Z4.h359 #define ADC_CV1_CV_MASK 0xFFFFu macro
362 …_CV(x) (((uint32_t)(((uint32_t)(x))<<ADC_CV1_CV_SHIFT))&ADC_CV1_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKV56F24/
DMKV56F24.h862 #define ADC_CV1_CV_MASK (0xFFFFU) macro
864 …x) (((uint32_t)(((uint32_t)(x)) << ADC_CV1_CV_SHIFT)) & ADC_CV1_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MK80F25615/
DMK80F25615.h672 #define ADC_CV1_CV_MASK (0xFFFFU) macro
674 …x) (((uint32_t)(((uint32_t)(x)) << ADC_CV1_CV_SHIFT)) & ADC_CV1_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MKV58F24/
DMKV58F24.h862 #define ADC_CV1_CV_MASK (0xFFFFU) macro
864 …x) (((uint32_t)(((uint32_t)(x)) << ADC_CV1_CV_SHIFT)) & ADC_CV1_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MK82F25615/
DMK82F25615.h666 #define ADC_CV1_CV_MASK (0xFFFFU) macro
668 …x) (((uint32_t)(((uint32_t)(x)) << ADC_CV1_CV_SHIFT)) & ADC_CV1_CV_MASK)
/hal_nxp-2.7.6/mcux/devices/MK66F18/
DMK66F18.h626 #define ADC_CV1_CV_MASK (0xFFFFU) macro
628 …x) (((uint32_t)(((uint32_t)(x)) << ADC_CV1_CV_SHIFT)) & ADC_CV1_CV_MASK)