/hal_nxp-2.7.6/mcux/drivers/kinetis/ |
D | fsl_adc12.c | 145 tmp32 = (base->CFG1 & ~(ADC_CFG1_ADICLK_MASK | ADC_CFG1_ADIV_MASK | ADC_CFG1_MODE_MASK)); in ADC12_Init()
|
/hal_nxp-2.7.6/mcux/devices/MKL25Z4/ |
D | MKL25Z4.h | 396 #define ADC_CFG1_ADICLK_MASK (0x3U) macro 398 … (((uint32_t)(((uint32_t)(x)) << ADC_CFG1_ADICLK_SHIFT)) & ADC_CFG1_ADICLK_MASK)
|
/hal_nxp-2.7.6/mcux/devices/MK22F51212/ |
D | MK22F51212.h | 515 #define ADC_CFG1_ADICLK_MASK (0x3U) macro 523 … (((uint32_t)(((uint32_t)(x)) << ADC_CFG1_ADICLK_SHIFT)) & ADC_CFG1_ADICLK_MASK)
|
/hal_nxp-2.7.6/mcux/devices/MKW24D5/ |
D | MKW24D5.h | 434 #define ADC_CFG1_ADICLK_MASK (0x3U) macro 436 … (((uint32_t)(((uint32_t)(x)) << ADC_CFG1_ADICLK_SHIFT)) & ADC_CFG1_ADICLK_MASK)
|
/hal_nxp-2.7.6/mcux/devices/MKE14F16/ |
D | MKE14F16.h | 626 #define ADC_CFG1_ADICLK_MASK (0x3U) macro 634 … (((uint32_t)(((uint32_t)(x)) << ADC_CFG1_ADICLK_SHIFT)) & ADC_CFG1_ADICLK_MASK)
|
/hal_nxp-2.7.6/mcux/devices/MKW22D5/ |
D | MKW22D5.h | 434 #define ADC_CFG1_ADICLK_MASK (0x3U) macro 436 … (((uint32_t)(((uint32_t)(x)) << ADC_CFG1_ADICLK_SHIFT)) & ADC_CFG1_ADICLK_MASK)
|
/hal_nxp-2.7.6/mcux/devices/MKE16F16/ |
D | MKE16F16.h | 626 #define ADC_CFG1_ADICLK_MASK (0x3U) macro 634 … (((uint32_t)(((uint32_t)(x)) << ADC_CFG1_ADICLK_SHIFT)) & ADC_CFG1_ADICLK_MASK)
|
/hal_nxp-2.7.6/mcux/devices/MKE18F16/ |
D | MKE18F16.h | 626 #define ADC_CFG1_ADICLK_MASK (0x3U) macro 634 … (((uint32_t)(((uint32_t)(x)) << ADC_CFG1_ADICLK_SHIFT)) & ADC_CFG1_ADICLK_MASK)
|
/hal_nxp-2.7.6/mcux/devices/MKW31Z4/ |
D | MKW31Z4.h | 354 #define ADC_CFG1_ADICLK_MASK (0x3U) macro 356 … (((uint32_t)(((uint32_t)(x)) << ADC_CFG1_ADICLK_SHIFT)) & ADC_CFG1_ADICLK_MASK)
|
/hal_nxp-2.7.6/mcux/devices/MK64F12/ |
D | MK64F12.h | 530 #define ADC_CFG1_ADICLK_MASK (0x3U) macro 538 … (((uint32_t)(((uint32_t)(x)) << ADC_CFG1_ADICLK_SHIFT)) & ADC_CFG1_ADICLK_MASK)
|
/hal_nxp-2.7.6/mcux/devices/MKW40Z4/ |
D | MKW40Z4.h | 316 #define ADC_CFG1_ADICLK_MASK 0x3u macro 319 …) (((uint32_t)(((uint32_t)(x))<<ADC_CFG1_ADICLK_SHIFT))&ADC_CFG1_ADICLK_MASK)
|
D | MKW40Z4_extension.h | 357 #define ADC_RD_CFG1_ADICLK(base) ((ADC_CFG1_REG(base) & ADC_CFG1_ADICLK_MASK) >> ADC_CFG1_ADICLK_SH… 361 #define ADC_WR_CFG1_ADICLK(base, value) (ADC_RMW_CFG1(base, ADC_CFG1_ADICLK_MASK, ADC_CFG1_ADICLK(v…
|
/hal_nxp-2.7.6/mcux/devices/MKW21Z4/ |
D | MKW21Z4.h | 353 #define ADC_CFG1_ADICLK_MASK (0x3U) macro 355 … (((uint32_t)(((uint32_t)(x)) << ADC_CFG1_ADICLK_SHIFT)) & ADC_CFG1_ADICLK_MASK)
|
/hal_nxp-2.7.6/mcux/devices/MKW41Z4/ |
D | MKW41Z4.h | 354 #define ADC_CFG1_ADICLK_MASK (0x3U) macro 356 … (((uint32_t)(((uint32_t)(x)) << ADC_CFG1_ADICLK_SHIFT)) & ADC_CFG1_ADICLK_MASK)
|
/hal_nxp-2.7.6/mcux/devices/MKW20Z4/ |
D | MKW20Z4.h | 316 #define ADC_CFG1_ADICLK_MASK 0x3u macro 319 …) (((uint32_t)(((uint32_t)(x))<<ADC_CFG1_ADICLK_SHIFT))&ADC_CFG1_ADICLK_MASK)
|
/hal_nxp-2.7.6/mcux/devices/MKW30Z4/ |
D | MKW30Z4.h | 316 #define ADC_CFG1_ADICLK_MASK 0x3u macro 319 …) (((uint32_t)(((uint32_t)(x))<<ADC_CFG1_ADICLK_SHIFT))&ADC_CFG1_ADICLK_MASK)
|
/hal_nxp-2.7.6/mcux/devices/MKV56F24/ |
D | MKV56F24.h | 773 #define ADC_CFG1_ADICLK_MASK (0x3U) macro 781 … (((uint32_t)(((uint32_t)(x)) << ADC_CFG1_ADICLK_SHIFT)) & ADC_CFG1_ADICLK_MASK)
|
/hal_nxp-2.7.6/mcux/devices/MK80F25615/ |
D | MK80F25615.h | 583 #define ADC_CFG1_ADICLK_MASK (0x3U) macro 591 … (((uint32_t)(((uint32_t)(x)) << ADC_CFG1_ADICLK_SHIFT)) & ADC_CFG1_ADICLK_MASK)
|
/hal_nxp-2.7.6/mcux/devices/MKV58F24/ |
D | MKV58F24.h | 773 #define ADC_CFG1_ADICLK_MASK (0x3U) macro 781 … (((uint32_t)(((uint32_t)(x)) << ADC_CFG1_ADICLK_SHIFT)) & ADC_CFG1_ADICLK_MASK)
|
/hal_nxp-2.7.6/mcux/devices/MK82F25615/ |
D | MK82F25615.h | 577 #define ADC_CFG1_ADICLK_MASK (0x3U) macro 585 … (((uint32_t)(((uint32_t)(x)) << ADC_CFG1_ADICLK_SHIFT)) & ADC_CFG1_ADICLK_MASK)
|
/hal_nxp-2.7.6/mcux/devices/MK66F18/ |
D | MK66F18.h | 537 #define ADC_CFG1_ADICLK_MASK (0x3U) macro 545 … (((uint32_t)(((uint32_t)(x)) << ADC_CFG1_ADICLK_SHIFT)) & ADC_CFG1_ADICLK_MASK)
|