Home
last modified time | relevance | path

Searched refs:VPR_INTEN_TRIGGERED20_Pos (Results 1 – 9 of 9) sorted by relevance

/hal_nordic-latest/nrfx/mdk/
Dnrf54l09_enga_types.h36333 …#define VPR_INTEN_TRIGGERED20_Pos (20UL) /*!< Position of TRIGGERED20 field. … macro
36334 …#define VPR_INTEN_TRIGGERED20_Msk (0x1UL << VPR_INTEN_TRIGGERED20_Pos) /*!< Bit mask of TRIGGERED2…
Dnrf54l15_types.h41734 …#define VPR_INTEN_TRIGGERED20_Pos (20UL) /*!< Position of TRIGGERED20 field. … macro
41735 …#define VPR_INTEN_TRIGGERED20_Msk (0x1UL << VPR_INTEN_TRIGGERED20_Pos) /*!< Bit mask of TRIGGERED2…
Dnrf54l05_types.h41734 …#define VPR_INTEN_TRIGGERED20_Pos (20UL) /*!< Position of TRIGGERED20 field. … macro
41735 …#define VPR_INTEN_TRIGGERED20_Msk (0x1UL << VPR_INTEN_TRIGGERED20_Pos) /*!< Bit mask of TRIGGERED2…
Dnrf54l10_types.h41734 …#define VPR_INTEN_TRIGGERED20_Pos (20UL) /*!< Position of TRIGGERED20 field. … macro
41735 …#define VPR_INTEN_TRIGGERED20_Msk (0x1UL << VPR_INTEN_TRIGGERED20_Pos) /*!< Bit mask of TRIGGERED2…
Dnrf54l20_enga_types.h52888 …#define VPR_INTEN_TRIGGERED20_Pos (20UL) /*!< Position of TRIGGERED20 field. … macro
52889 …#define VPR_INTEN_TRIGGERED20_Msk (0x1UL << VPR_INTEN_TRIGGERED20_Pos) /*!< Bit mask of TRIGGERED2…
Dnrf7120_enga_types.h64553 …#define VPR_INTEN_TRIGGERED20_Pos (20UL) /*!< Position of TRIGGERED20 field. … macro
64554 …#define VPR_INTEN_TRIGGERED20_Msk (0x1UL << VPR_INTEN_TRIGGERED20_Pos) /*!< Bit mask of TRIGGERED2…
Dnrf9230_engb_types.h99021 …#define VPR_INTEN_TRIGGERED20_Pos (20UL) /*!< Position of TRIGGERED20 field. … macro
99022 …#define VPR_INTEN_TRIGGERED20_Msk (0x1UL << VPR_INTEN_TRIGGERED20_Pos) /*!< Bit mask of TRIGGERED2…
Dnrf54h20_types.h99139 …#define VPR_INTEN_TRIGGERED20_Pos (20UL) /*!< Position of TRIGGERED20 field. … macro
99140 …#define VPR_INTEN_TRIGGERED20_Msk (0x1UL << VPR_INTEN_TRIGGERED20_Pos) /*!< Bit mask of TRIGGERED2…
Dnrf9230_enga_types.h98495 …#define VPR_INTEN_TRIGGERED20_Pos (20UL) /*!< Position of TRIGGERED20 field. … macro
98496 …#define VPR_INTEN_TRIGGERED20_Msk (0x1UL << VPR_INTEN_TRIGGERED20_Pos) /*!< Bit mask of TRIGGERED2…