Home
last modified time | relevance | path

Searched refs:VPRCSR_NORDIC_INTEN_INTEN3_Pos (Results 1 – 9 of 9) sorted by relevance

/hal_nordic-latest/nrfx/mdk/
Dnrf54l09_enga_types.h38453 …#define VPRCSR_NORDIC_INTEN_INTEN3_Pos (3UL) /*!< Position of INTEN3 field. … macro
38454 …#define VPRCSR_NORDIC_INTEN_INTEN3_Msk (0x1UL << VPRCSR_NORDIC_INTEN_INTEN3_Pos) /*!< Bit mask of …
Dnrf54l15_types.h43774 …#define VPRCSR_NORDIC_INTEN_INTEN3_Pos (3UL) /*!< Position of INTEN3 field. … macro
43775 …#define VPRCSR_NORDIC_INTEN_INTEN3_Msk (0x1UL << VPRCSR_NORDIC_INTEN_INTEN3_Pos) /*!< Bit mask of …
Dnrf54l05_types.h43774 …#define VPRCSR_NORDIC_INTEN_INTEN3_Pos (3UL) /*!< Position of INTEN3 field. … macro
43775 …#define VPRCSR_NORDIC_INTEN_INTEN3_Msk (0x1UL << VPRCSR_NORDIC_INTEN_INTEN3_Pos) /*!< Bit mask of …
Dnrf54l10_types.h43774 …#define VPRCSR_NORDIC_INTEN_INTEN3_Pos (3UL) /*!< Position of INTEN3 field. … macro
43775 …#define VPRCSR_NORDIC_INTEN_INTEN3_Msk (0x1UL << VPRCSR_NORDIC_INTEN_INTEN3_Pos) /*!< Bit mask of …
Dnrf54l20_enga_types.h55008 …#define VPRCSR_NORDIC_INTEN_INTEN3_Pos (3UL) /*!< Position of INTEN3 field. … macro
55009 …#define VPRCSR_NORDIC_INTEN_INTEN3_Msk (0x1UL << VPRCSR_NORDIC_INTEN_INTEN3_Pos) /*!< Bit mask of …
Dnrf7120_enga_types.h67867 …#define VPRCSR_NORDIC_INTEN_INTEN3_Pos (3UL) /*!< Position of INTEN3 field. … macro
67868 …#define VPRCSR_NORDIC_INTEN_INTEN3_Msk (0x1UL << VPRCSR_NORDIC_INTEN_INTEN3_Pos) /*!< Bit mask of …
Dnrf9230_engb_types.h102092 …#define VPRCSR_NORDIC_INTEN_INTEN3_Pos (3UL) /*!< Position of INTEN3 field. … macro
102093 …#define VPRCSR_NORDIC_INTEN_INTEN3_Msk (0x1UL << VPRCSR_NORDIC_INTEN_INTEN3_Pos) /*!< Bit mask of …
Dnrf54h20_types.h102210 …#define VPRCSR_NORDIC_INTEN_INTEN3_Pos (3UL) /*!< Position of INTEN3 field. … macro
102211 …#define VPRCSR_NORDIC_INTEN_INTEN3_Msk (0x1UL << VPRCSR_NORDIC_INTEN_INTEN3_Pos) /*!< Bit mask of …
Dnrf9230_enga_types.h101566 …#define VPRCSR_NORDIC_INTEN_INTEN3_Pos (3UL) /*!< Position of INTEN3 field. … macro
101567 …#define VPRCSR_NORDIC_INTEN_INTEN3_Msk (0x1UL << VPRCSR_NORDIC_INTEN_INTEN3_Pos) /*!< Bit mask of …