Home
last modified time | relevance | path

Searched refs:SEDI_PMU_BASE (Results 1 – 3 of 3) sorted by relevance

/hal_intel-latest/bsp_sedi/soc/intel_ish/pm/
Dpm_regs.h17 #define PMU_SRAM_PG_EN (SEDI_PMU_BASE + 0x0)
18 #define PMU_SRAM_PWR_STATUS (SEDI_PMU_BASE + 0xF60)
19 #define PMU_SRAM_DEEPSLEEP (SEDI_PMU_BASE + 0xF38)
20 #define PMU_PMC_HOST_RST_CTL (SEDI_PMU_BASE + 0xF20)
21 #define PMU_SW_PG_REQ (SEDI_PMU_BASE + 0xF14)
22 #define PMU_PMC_PG_WAKE (SEDI_PMU_BASE + 0xF18)
23 #define PMU_INTERNAL_PCE (SEDI_PMU_BASE + 0xF30)
24 #define PMU_D3_STATUS (SEDI_PMU_BASE + 0x100)
25 #define PMU_GPIO_WAKE_MASK0 (SEDI_PMU_BASE + 0x250)
26 #define PMU_GPIO_WAKE_MASK1 (SEDI_PMU_BASE + 0x254)
[all …]
/hal_intel-latest/bsp_sedi/soc/intel_ish/include/
Dsedi_soc.h85 #ifndef SEDI_PMU_BASE
86 #define SEDI_PMU_BASE (0x04200000) macro
89 #define PMU_VNN_REQ_31_0 (SEDI_PMU_BASE + 0x3c)
90 #define PMU_VNN_REQ_ACK (SEDI_PMU_BASE + 0x40)
Dsedi_soc_regs.h115 #define SEDI_PMU_BASE (0x04200000) macro