1 /** 2 * @file xmc4_gpio_map.h 3 * @date 2019-05-07 4 * 5 * @cond 6 ********************************************************************************************************************* 7 * XMClib v2.1.24 - XMC Peripheral Driver Library 8 * 9 * Copyright (c) 2015-2019, Infineon Technologies AG 10 * All rights reserved. 11 * 12 * Redistribution and use in source and binary forms, with or without modification,are permitted provided that the 13 * following conditions are met: 14 * 15 * Redistributions of source code must retain the above copyright notice, this list of conditions and the following 16 * disclaimer. 17 * 18 * Redistributions in binary form must reproduce the above copyright notice, this list of conditions and the following 19 * disclaimer in the documentation and/or other materials provided with the distribution. 20 * 21 * Neither the name of the copyright holders nor the names of its contributors may be used to endorse or promote 22 * products derived from this software without specific prior written permission. 23 * 24 * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, 25 * INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE 26 * DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, 27 * SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR 28 * SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, 29 * WHETHER IN CONTRACT, STRICT LIABILITY,OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE 30 * OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE. 31 * 32 * To improve the quality of the software, users are encouraged to share modifications, enhancements or bug fixes with 33 * Infineon Technologies AG dave@infineon.com). 34 ********************************************************************************************************************* 35 * 36 * Change History 37 * -------------- 38 * 39 * 2015-02-20: 40 * - Initial draft<br> 41 * 42 * 2015-06-20: 43 * - Updated copyright information 44 * 45 * 2015-11-12: 46 * - Added XMC4800 47 * 48 * 2015-06-20: 49 * - Missing CAN_N0_TXD connectivity 50 * - VADC_EMUXn_IN replaced by VADC_EMUX0xy 51 * - DSD_MCLKOUT replaced by DSD_MCLKx 52 * - Missing connectivity for XMC48/47 53 * 54 * 2015-12-07: 55 * - Add XMC4300 support 56 * 57 * 2016-03-09: 58 * - Fixed SDMMC signals names 59 * - Added P2_0_AF_CAN_N0_TXD for XMC44xx 60 * - Added P1_9_AF_U0C0_SCLKOUT, P4_7_AF_U2C1_DOUT0, P6_6_AF_U2C0_DOUT0 for XMC47/48 BGA196 61 * 62 * 2016-03-22: 63 * - Fixed EBU CS signal names 64 * 65 * 2016-08-22: 66 * - Added P2_0_AF_CAN_N0_TXD for XMC4300 67 * 68 * 2019-04-29: 69 * - XMC4300 added missing macros 70 * 71 * @endcond 72 * 73 * @brief XMC pin mapping definitions 74 */ 75 76 #ifndef XMC4_GPIO_MAP_H 77 #define XMC4_GPIO_MAP_H 78 79 #if (UC_DEVICE == XMC4100) && (UC_PACKAGE == LQFP64) 80 #define P0_0 XMC_GPIO_PORT0, 0 81 #define P0_1 XMC_GPIO_PORT0, 1 82 #define P0_2 XMC_GPIO_PORT0, 2 83 #define P0_3 XMC_GPIO_PORT0, 3 84 #define P0_4 XMC_GPIO_PORT0, 4 85 #define P0_5 XMC_GPIO_PORT0, 5 86 #define P0_6 XMC_GPIO_PORT0, 6 87 #define P0_7 XMC_GPIO_PORT0, 7 88 #define P0_8 XMC_GPIO_PORT0, 8 89 #define P0_9 XMC_GPIO_PORT0, 9 90 #define P0_10 XMC_GPIO_PORT0, 10 91 #define P0_11 XMC_GPIO_PORT0, 11 92 #define P1_0 XMC_GPIO_PORT1, 0 93 #define P1_1 XMC_GPIO_PORT1, 1 94 #define P1_2 XMC_GPIO_PORT1, 2 95 #define P1_3 XMC_GPIO_PORT1, 3 96 #define P1_4 XMC_GPIO_PORT1, 4 97 #define P1_5 XMC_GPIO_PORT1, 5 98 #define P1_7 XMC_GPIO_PORT1, 7 99 #define P1_8 XMC_GPIO_PORT1, 8 100 #define P1_9 XMC_GPIO_PORT1, 9 101 #define P1_15 XMC_GPIO_PORT1, 15 102 #define P2_0 XMC_GPIO_PORT2, 0 103 #define P2_1 XMC_GPIO_PORT2, 1 104 #define P2_2 XMC_GPIO_PORT2, 2 105 #define P2_3 XMC_GPIO_PORT2, 3 106 #define P2_4 XMC_GPIO_PORT2, 4 107 #define P2_5 XMC_GPIO_PORT2, 5 108 #define P2_6 XMC_GPIO_PORT2, 6 109 #define P2_7 XMC_GPIO_PORT2, 7 110 #define P2_8 XMC_GPIO_PORT2, 8 111 #define P2_9 XMC_GPIO_PORT2, 9 112 #define P2_14 XMC_GPIO_PORT2, 14 113 #define P2_15 XMC_GPIO_PORT2, 15 114 #define P3_0 XMC_GPIO_PORT3, 0 115 #define P14_0 XMC_GPIO_PORT14, 0 116 #define P14_3 XMC_GPIO_PORT14, 3 117 #define P14_4 XMC_GPIO_PORT14, 4 118 #define P14_5 XMC_GPIO_PORT14, 5 119 #define P14_6 XMC_GPIO_PORT14, 6 120 #define P14_7 XMC_GPIO_PORT14, 7 121 #define P14_8 XMC_GPIO_PORT14, 8 122 #define P14_9 XMC_GPIO_PORT14, 9 123 #define P14_14 XMC_GPIO_PORT14, 14 124 125 126 /* Alternate Output Function */ 127 #define P0_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 128 #define P0_0_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 129 #define P0_0_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 130 #define P0_1_AF_USB_DRIVEVBUS XMC_GPIO_MODE_OUTPUT_ALT1 131 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 132 #define P0_1_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 133 #define P0_1_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 134 #define P0_2_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 135 #define P0_2_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 136 #define P0_2_AF_HRPWM0_OUT01 XMC_GPIO_MODE_OUTPUT_ALT4 137 #define P0_3_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 138 #define P0_3_AF_HRPWM0_OUT20 XMC_GPIO_MODE_OUTPUT_ALT4 139 #define P0_4_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 140 #define P0_4_AF_HRPWM0_OUT21 XMC_GPIO_MODE_OUTPUT_ALT4 141 #define P0_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 142 #define P0_5_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 143 #define P0_5_AF_HRPWM0_OUT00 XMC_GPIO_MODE_OUTPUT_ALT4 144 #define P0_6_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 145 #define P0_6_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT3 146 #define P0_6_AF_HRPWM0_OUT30 XMC_GPIO_MODE_OUTPUT_ALT4 147 #define P0_7_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 148 #define P0_7_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 149 #define P0_7_AF_HRPWM0_OUT11 XMC_GPIO_MODE_OUTPUT_ALT4 150 #define P0_8_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 151 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 152 #define P0_8_AF_HRPWM0_OUT10 XMC_GPIO_MODE_OUTPUT_ALT4 153 #define P0_9_AF_HRPWM0_OUT31 XMC_GPIO_MODE_OUTPUT_ALT1 154 #define P0_9_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 155 #define P0_9_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT3 156 #define P0_9_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 157 #define P0_10_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 158 #define P0_10_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 159 #define P0_10_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 160 #define P0_11_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 161 #define P0_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT3 162 #define P1_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 163 #define P1_0_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 164 #define P1_0_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 165 #define P1_1_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 166 #define P1_1_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 167 #define P1_1_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 168 #define P1_2_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 169 #define P1_2_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 170 #define P1_3_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 171 #define P1_3_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 172 #define P1_3_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 173 #define P1_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 174 #define P1_4_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 175 #define P1_4_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 176 #define P1_5_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT1 177 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 178 #define P1_5_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 179 #define P1_7_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 180 #define P1_7_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT4 181 #define P1_8_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 182 #define P1_8_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 183 #define P1_9_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 184 #define P1_9_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 185 #define P1_15_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 186 #define P1_15_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 187 #define P2_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT1 188 #define P2_0_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 189 #define P2_1_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 190 #define P2_2_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 191 #define P2_2_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 192 #define P2_2_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT4 193 #define P2_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 194 #define P2_3_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 195 #define P2_3_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 196 #define P2_3_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT4 197 #define P2_4_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 198 #define P2_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 199 #define P2_4_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 200 #define P2_4_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT4 201 #define P2_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 202 #define P2_5_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 203 #define P2_5_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT4 204 #define P2_6_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT3 205 #define P2_6_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 206 #define P2_7_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 207 #define P2_7_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT3 208 #define P2_7_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 209 #define P2_8_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 210 #define P2_8_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT4 211 #define P2_9_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 212 #define P2_9_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT4 213 #define P2_14_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT1 214 #define P2_14_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 215 #define P2_14_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 216 #define P2_15_AF_VADC_EMUX22 XMC_GPIO_MODE_OUTPUT_ALT1 217 #define P2_15_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 218 #define P2_15_AF_LEDTS0_LINE6 XMC_GPIO_MODE_OUTPUT_ALT4 219 #define P3_0_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 220 221 /* HW control options */ 222 #define P0_2_HWCTRL_U1C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 223 #define P0_3_HWCTRL_U1C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 224 #define P0_4_HWCTRL_U1C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 225 #define P0_5_HWCTRL_U1C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 226 #define P1_2_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 227 #define P1_3_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 228 #define P1_4_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 229 #define P1_5_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 230 #define P2_1_HWCTRL_DB_TDO_TRACESWO XMC_GPIO_HWCTRL_PERIPHERAL1 231 #define P2_2_HWCTRL_LEDTS0_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 232 #define P2_3_HWCTRL_LEDTS0_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 233 #define P2_4_HWCTRL_LEDTS0_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 234 #define P2_5_HWCTRL_LEDTS0_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 235 #define P2_8_HWCTRL_LEDTS0_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 236 #define P2_9_HWCTRL_LEDTS0_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 237 #define P2_15_HWCTRL_LEDTS0_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 238 #endif 239 240 241 #if (UC_DEVICE == XMC4100) && (UC_PACKAGE == VQFN48) 242 #define P0_0 XMC_GPIO_PORT0, 0 243 #define P0_1 XMC_GPIO_PORT0, 1 244 #define P0_2 XMC_GPIO_PORT0, 2 245 #define P0_3 XMC_GPIO_PORT0, 3 246 #define P0_4 XMC_GPIO_PORT0, 4 247 #define P0_5 XMC_GPIO_PORT0, 5 248 #define P0_6 XMC_GPIO_PORT0, 6 249 #define P0_7 XMC_GPIO_PORT0, 7 250 #define P0_8 XMC_GPIO_PORT0, 8 251 #define P0_9 XMC_GPIO_PORT0, 9 252 #define P1_0 XMC_GPIO_PORT1, 0 253 #define P1_1 XMC_GPIO_PORT1, 1 254 #define P1_2 XMC_GPIO_PORT1, 2 255 #define P1_3 XMC_GPIO_PORT1, 3 256 #define P1_4 XMC_GPIO_PORT1, 4 257 #define P1_5 XMC_GPIO_PORT1, 5 258 #define P2_0 XMC_GPIO_PORT2, 0 259 #define P2_1 XMC_GPIO_PORT2, 1 260 #define P2_2 XMC_GPIO_PORT2, 2 261 #define P2_3 XMC_GPIO_PORT2, 3 262 #define P2_4 XMC_GPIO_PORT2, 4 263 #define P2_5 XMC_GPIO_PORT2, 5 264 #define P14_0 XMC_GPIO_PORT14, 0 265 #define P14_3 XMC_GPIO_PORT14, 3 266 #define P14_4 XMC_GPIO_PORT14, 4 267 #define P14_5 XMC_GPIO_PORT14, 5 268 #define P14_6 XMC_GPIO_PORT14, 6 269 #define P14_7 XMC_GPIO_PORT14, 7 270 #define P14_8 XMC_GPIO_PORT14, 8 271 #define P14_9 XMC_GPIO_PORT14, 9 272 273 274 /* Alternate Output Function */ 275 #define P0_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 276 #define P0_0_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 277 #define P0_0_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 278 #define P0_1_AF_USB_DRIVEVBUS XMC_GPIO_MODE_OUTPUT_ALT1 279 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 280 #define P0_1_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 281 #define P0_1_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 282 #define P0_2_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 283 #define P0_2_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 284 #define P0_2_AF_HRPWM0_OUT01 XMC_GPIO_MODE_OUTPUT_ALT4 285 #define P0_3_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 286 #define P0_3_AF_HRPWM0_OUT20 XMC_GPIO_MODE_OUTPUT_ALT4 287 #define P0_4_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 288 #define P0_4_AF_HRPWM0_OUT21 XMC_GPIO_MODE_OUTPUT_ALT4 289 #define P0_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 290 #define P0_5_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 291 #define P0_5_AF_HRPWM0_OUT00 XMC_GPIO_MODE_OUTPUT_ALT4 292 #define P0_6_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 293 #define P0_6_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT3 294 #define P0_6_AF_HRPWM0_OUT30 XMC_GPIO_MODE_OUTPUT_ALT4 295 #define P0_7_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 296 #define P0_7_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 297 #define P0_7_AF_HRPWM0_OUT11 XMC_GPIO_MODE_OUTPUT_ALT4 298 #define P0_8_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 299 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 300 #define P0_8_AF_HRPWM0_OUT10 XMC_GPIO_MODE_OUTPUT_ALT4 301 #define P1_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 302 #define P1_0_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 303 #define P1_0_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 304 #define P1_1_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 305 #define P1_1_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 306 #define P1_1_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 307 #define P1_2_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 308 #define P1_2_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 309 #define P1_3_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 310 #define P1_3_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 311 #define P1_3_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 312 #define P1_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 313 #define P1_4_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 314 #define P1_4_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 315 #define P1_5_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT1 316 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 317 #define P1_5_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 318 #define P2_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT1 319 #define P2_0_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 320 #define P2_1_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 321 #define P2_2_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 322 #define P2_2_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 323 #define P2_2_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT4 324 #define P2_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 325 #define P2_3_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 326 #define P2_3_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 327 #define P2_3_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT4 328 #define P2_4_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 329 #define P2_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 330 #define P2_4_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 331 #define P2_4_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT4 332 #define P2_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 333 #define P2_5_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 334 #define P2_5_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT4 335 336 /* HW control options */ 337 #define P0_2_HWCTRL_U1C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 338 #define P0_3_HWCTRL_U1C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 339 #define P0_4_HWCTRL_U1C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 340 #define P0_5_HWCTRL_U1C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 341 #define P1_2_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 342 #define P1_3_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 343 #define P1_4_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 344 #define P1_5_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 345 #define P2_1_HWCTRL_DB_TDO_TRACESWO XMC_GPIO_HWCTRL_PERIPHERAL1 346 #define P2_2_HWCTRL_LEDTS0_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 347 #define P2_3_HWCTRL_LEDTS0_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 348 #define P2_4_HWCTRL_LEDTS0_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 349 #define P2_5_HWCTRL_LEDTS0_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 350 #endif 351 352 353 #if (UC_DEVICE == XMC4104) && (UC_PACKAGE == LQFP64) 354 #define P0_0 XMC_GPIO_PORT0, 0 355 #define P0_1 XMC_GPIO_PORT0, 1 356 #define P0_2 XMC_GPIO_PORT0, 2 357 #define P0_3 XMC_GPIO_PORT0, 3 358 #define P0_4 XMC_GPIO_PORT0, 4 359 #define P0_5 XMC_GPIO_PORT0, 5 360 #define P0_6 XMC_GPIO_PORT0, 6 361 #define P0_7 XMC_GPIO_PORT0, 7 362 #define P0_8 XMC_GPIO_PORT0, 8 363 #define P0_9 XMC_GPIO_PORT0, 9 364 #define P0_10 XMC_GPIO_PORT0, 10 365 #define P0_11 XMC_GPIO_PORT0, 11 366 #define P1_0 XMC_GPIO_PORT1, 0 367 #define P1_1 XMC_GPIO_PORT1, 1 368 #define P1_2 XMC_GPIO_PORT1, 2 369 #define P1_3 XMC_GPIO_PORT1, 3 370 #define P1_4 XMC_GPIO_PORT1, 4 371 #define P1_5 XMC_GPIO_PORT1, 5 372 #define P1_7 XMC_GPIO_PORT1, 7 373 #define P1_8 XMC_GPIO_PORT1, 8 374 #define P1_9 XMC_GPIO_PORT1, 9 375 #define P1_15 XMC_GPIO_PORT1, 15 376 #define P2_0 XMC_GPIO_PORT2, 0 377 #define P2_1 XMC_GPIO_PORT2, 1 378 #define P2_2 XMC_GPIO_PORT2, 2 379 #define P2_3 XMC_GPIO_PORT2, 3 380 #define P2_4 XMC_GPIO_PORT2, 4 381 #define P2_5 XMC_GPIO_PORT2, 5 382 #define P2_6 XMC_GPIO_PORT2, 6 383 #define P2_7 XMC_GPIO_PORT2, 7 384 #define P2_8 XMC_GPIO_PORT2, 8 385 #define P2_9 XMC_GPIO_PORT2, 9 386 #define P2_14 XMC_GPIO_PORT2, 14 387 #define P2_15 XMC_GPIO_PORT2, 15 388 #define P3_0 XMC_GPIO_PORT3, 0 389 #define P14_0 XMC_GPIO_PORT14, 0 390 #define P14_3 XMC_GPIO_PORT14, 3 391 #define P14_4 XMC_GPIO_PORT14, 4 392 #define P14_5 XMC_GPIO_PORT14, 5 393 #define P14_6 XMC_GPIO_PORT14, 6 394 #define P14_7 XMC_GPIO_PORT14, 7 395 #define P14_8 XMC_GPIO_PORT14, 8 396 #define P14_9 XMC_GPIO_PORT14, 9 397 #define P14_14 XMC_GPIO_PORT14, 14 398 399 400 /* Alternate Output Function */ 401 #define P0_0_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 402 #define P0_0_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 403 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 404 #define P0_1_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 405 #define P0_1_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 406 #define P0_2_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 407 #define P0_2_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 408 #define P0_2_AF_HRPWM0_OUT01 XMC_GPIO_MODE_OUTPUT_ALT4 409 #define P0_3_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 410 #define P0_3_AF_HRPWM0_OUT20 XMC_GPIO_MODE_OUTPUT_ALT4 411 #define P0_4_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 412 #define P0_4_AF_HRPWM0_OUT21 XMC_GPIO_MODE_OUTPUT_ALT4 413 #define P0_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 414 #define P0_5_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 415 #define P0_5_AF_HRPWM0_OUT00 XMC_GPIO_MODE_OUTPUT_ALT4 416 #define P0_6_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 417 #define P0_6_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT3 418 #define P0_6_AF_HRPWM0_OUT30 XMC_GPIO_MODE_OUTPUT_ALT4 419 #define P0_7_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 420 #define P0_7_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 421 #define P0_7_AF_HRPWM0_OUT11 XMC_GPIO_MODE_OUTPUT_ALT4 422 #define P0_8_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 423 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 424 #define P0_8_AF_HRPWM0_OUT10 XMC_GPIO_MODE_OUTPUT_ALT4 425 #define P0_9_AF_HRPWM0_OUT31 XMC_GPIO_MODE_OUTPUT_ALT1 426 #define P0_9_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 427 #define P0_9_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT3 428 #define P0_9_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 429 #define P0_10_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 430 #define P0_10_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 431 #define P0_10_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 432 #define P0_11_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 433 #define P0_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT3 434 #define P1_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 435 #define P1_0_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 436 #define P1_0_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 437 #define P1_1_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 438 #define P1_1_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 439 #define P1_1_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 440 #define P1_2_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 441 #define P1_2_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 442 #define P1_3_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 443 #define P1_3_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 444 #define P1_3_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 445 #define P1_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 446 #define P1_4_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 447 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 448 #define P1_5_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 449 #define P1_7_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 450 #define P1_7_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT4 451 #define P1_8_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 452 #define P1_8_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 453 #define P1_9_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 454 #define P1_9_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 455 #define P1_15_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 456 #define P1_15_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 457 #define P2_0_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 458 #define P2_1_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 459 #define P2_2_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 460 #define P2_2_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 461 #define P2_2_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT4 462 #define P2_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 463 #define P2_3_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 464 #define P2_3_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 465 #define P2_3_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT4 466 #define P2_4_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 467 #define P2_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 468 #define P2_4_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 469 #define P2_4_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT4 470 #define P2_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 471 #define P2_5_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 472 #define P2_5_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT4 473 #define P2_6_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT3 474 #define P2_6_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 475 #define P2_7_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT3 476 #define P2_7_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 477 #define P2_8_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 478 #define P2_8_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT4 479 #define P2_9_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 480 #define P2_9_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT4 481 #define P2_14_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT1 482 #define P2_14_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 483 #define P2_14_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 484 #define P2_15_AF_VADC_EMUX22 XMC_GPIO_MODE_OUTPUT_ALT1 485 #define P2_15_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 486 #define P2_15_AF_LEDTS0_LINE6 XMC_GPIO_MODE_OUTPUT_ALT4 487 #define P3_0_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 488 489 /* HW control options */ 490 #define P0_2_HWCTRL_U1C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 491 #define P0_3_HWCTRL_U1C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 492 #define P0_4_HWCTRL_U1C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 493 #define P0_5_HWCTRL_U1C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 494 #define P1_2_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 495 #define P1_3_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 496 #define P1_4_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 497 #define P1_5_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 498 #define P2_1_HWCTRL_DB_TDO_TRACESWO XMC_GPIO_HWCTRL_PERIPHERAL1 499 #define P2_2_HWCTRL_LEDTS0_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 500 #define P2_3_HWCTRL_LEDTS0_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 501 #define P2_4_HWCTRL_LEDTS0_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 502 #define P2_5_HWCTRL_LEDTS0_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 503 #define P2_8_HWCTRL_LEDTS0_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 504 #define P2_9_HWCTRL_LEDTS0_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 505 #define P2_15_HWCTRL_LEDTS0_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 506 #endif 507 508 509 #if (UC_DEVICE == XMC4104) && (UC_PACKAGE == VQFN48) 510 #define P0_0 XMC_GPIO_PORT0, 0 511 #define P0_1 XMC_GPIO_PORT0, 1 512 #define P0_2 XMC_GPIO_PORT0, 2 513 #define P0_3 XMC_GPIO_PORT0, 3 514 #define P0_4 XMC_GPIO_PORT0, 4 515 #define P0_5 XMC_GPIO_PORT0, 5 516 #define P0_6 XMC_GPIO_PORT0, 6 517 #define P0_7 XMC_GPIO_PORT0, 7 518 #define P0_8 XMC_GPIO_PORT0, 8 519 #define P0_9 XMC_GPIO_PORT0, 9 520 #define P1_0 XMC_GPIO_PORT1, 0 521 #define P1_1 XMC_GPIO_PORT1, 1 522 #define P1_2 XMC_GPIO_PORT1, 2 523 #define P1_3 XMC_GPIO_PORT1, 3 524 #define P1_4 XMC_GPIO_PORT1, 4 525 #define P1_5 XMC_GPIO_PORT1, 5 526 #define P2_0 XMC_GPIO_PORT2, 0 527 #define P2_1 XMC_GPIO_PORT2, 1 528 #define P2_2 XMC_GPIO_PORT2, 2 529 #define P2_3 XMC_GPIO_PORT2, 3 530 #define P2_4 XMC_GPIO_PORT2, 4 531 #define P2_5 XMC_GPIO_PORT2, 5 532 #define P14_0 XMC_GPIO_PORT14, 0 533 #define P14_3 XMC_GPIO_PORT14, 3 534 #define P14_4 XMC_GPIO_PORT14, 4 535 #define P14_5 XMC_GPIO_PORT14, 5 536 #define P14_6 XMC_GPIO_PORT14, 6 537 #define P14_7 XMC_GPIO_PORT14, 7 538 #define P14_8 XMC_GPIO_PORT14, 8 539 #define P14_9 XMC_GPIO_PORT14, 9 540 541 542 /* Alternate Output Function */ 543 #define P0_0_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 544 #define P0_0_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 545 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 546 #define P0_1_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 547 #define P0_1_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 548 #define P0_2_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 549 #define P0_2_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 550 #define P0_2_AF_HRPWM0_OUT01 XMC_GPIO_MODE_OUTPUT_ALT4 551 #define P0_3_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 552 #define P0_3_AF_HRPWM0_OUT20 XMC_GPIO_MODE_OUTPUT_ALT4 553 #define P0_4_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 554 #define P0_4_AF_HRPWM0_OUT21 XMC_GPIO_MODE_OUTPUT_ALT4 555 #define P0_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 556 #define P0_5_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 557 #define P0_5_AF_HRPWM0_OUT00 XMC_GPIO_MODE_OUTPUT_ALT4 558 #define P0_6_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 559 #define P0_6_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT3 560 #define P0_6_AF_HRPWM0_OUT30 XMC_GPIO_MODE_OUTPUT_ALT4 561 #define P0_7_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 562 #define P0_7_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 563 #define P0_7_AF_HRPWM0_OUT11 XMC_GPIO_MODE_OUTPUT_ALT4 564 #define P0_8_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 565 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 566 #define P0_8_AF_HRPWM0_OUT10 XMC_GPIO_MODE_OUTPUT_ALT4 567 #define P1_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 568 #define P1_0_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 569 #define P1_0_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 570 #define P1_1_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 571 #define P1_1_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 572 #define P1_1_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 573 #define P1_2_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 574 #define P1_2_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 575 #define P1_3_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 576 #define P1_3_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 577 #define P1_3_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 578 #define P1_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 579 #define P1_4_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 580 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 581 #define P1_5_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 582 #define P2_0_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 583 #define P2_1_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 584 #define P2_2_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 585 #define P2_2_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 586 #define P2_2_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT4 587 #define P2_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 588 #define P2_3_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 589 #define P2_3_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 590 #define P2_3_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT4 591 #define P2_4_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 592 #define P2_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 593 #define P2_4_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 594 #define P2_4_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT4 595 #define P2_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 596 #define P2_5_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 597 #define P2_5_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT4 598 599 /* HW control options */ 600 #define P0_2_HWCTRL_U1C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 601 #define P0_3_HWCTRL_U1C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 602 #define P0_4_HWCTRL_U1C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 603 #define P0_5_HWCTRL_U1C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 604 #define P1_2_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 605 #define P1_3_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 606 #define P1_4_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 607 #define P1_5_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 608 #define P2_1_HWCTRL_DB_TDO_TRACESWO XMC_GPIO_HWCTRL_PERIPHERAL1 609 #define P2_2_HWCTRL_LEDTS0_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 610 #define P2_3_HWCTRL_LEDTS0_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 611 #define P2_4_HWCTRL_LEDTS0_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 612 #define P2_5_HWCTRL_LEDTS0_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 613 #endif 614 615 616 #if (UC_DEVICE == XMC4108) && (UC_PACKAGE == LQFP64) 617 #define P0_0 XMC_GPIO_PORT0, 0 618 #define P0_1 XMC_GPIO_PORT0, 1 619 #define P0_2 XMC_GPIO_PORT0, 2 620 #define P0_3 XMC_GPIO_PORT0, 3 621 #define P0_4 XMC_GPIO_PORT0, 4 622 #define P0_5 XMC_GPIO_PORT0, 5 623 #define P0_6 XMC_GPIO_PORT0, 6 624 #define P0_7 XMC_GPIO_PORT0, 7 625 #define P0_8 XMC_GPIO_PORT0, 8 626 #define P0_9 XMC_GPIO_PORT0, 9 627 #define P0_10 XMC_GPIO_PORT0, 10 628 #define P0_11 XMC_GPIO_PORT0, 11 629 #define P1_0 XMC_GPIO_PORT1, 0 630 #define P1_1 XMC_GPIO_PORT1, 1 631 #define P1_2 XMC_GPIO_PORT1, 2 632 #define P1_3 XMC_GPIO_PORT1, 3 633 #define P1_4 XMC_GPIO_PORT1, 4 634 #define P1_5 XMC_GPIO_PORT1, 5 635 #define P1_7 XMC_GPIO_PORT1, 7 636 #define P1_8 XMC_GPIO_PORT1, 8 637 #define P1_9 XMC_GPIO_PORT1, 9 638 #define P1_15 XMC_GPIO_PORT1, 15 639 #define P2_0 XMC_GPIO_PORT2, 0 640 #define P2_1 XMC_GPIO_PORT2, 1 641 #define P2_2 XMC_GPIO_PORT2, 2 642 #define P2_3 XMC_GPIO_PORT2, 3 643 #define P2_4 XMC_GPIO_PORT2, 4 644 #define P2_5 XMC_GPIO_PORT2, 5 645 #define P2_6 XMC_GPIO_PORT2, 6 646 #define P2_7 XMC_GPIO_PORT2, 7 647 #define P2_8 XMC_GPIO_PORT2, 8 648 #define P2_9 XMC_GPIO_PORT2, 9 649 #define P2_14 XMC_GPIO_PORT2, 14 650 #define P2_15 XMC_GPIO_PORT2, 15 651 #define P3_0 XMC_GPIO_PORT3, 0 652 #define P14_0 XMC_GPIO_PORT14, 0 653 #define P14_3 XMC_GPIO_PORT14, 3 654 #define P14_4 XMC_GPIO_PORT14, 4 655 #define P14_5 XMC_GPIO_PORT14, 5 656 #define P14_6 XMC_GPIO_PORT14, 6 657 #define P14_7 XMC_GPIO_PORT14, 7 658 #define P14_8 XMC_GPIO_PORT14, 8 659 #define P14_9 XMC_GPIO_PORT14, 9 660 #define P14_14 XMC_GPIO_PORT14, 14 661 662 663 /* Alternate Output Function */ 664 #define P0_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 665 #define P0_0_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 666 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 667 #define P0_1_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 668 #define P0_2_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 669 #define P0_2_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 670 #define P0_3_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 671 #define P0_4_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 672 #define P0_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 673 #define P0_5_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 674 #define P0_6_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 675 #define P0_6_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT3 676 #define P0_7_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 677 #define P0_7_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 678 #define P0_8_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 679 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 680 #define P0_9_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 681 #define P0_9_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT3 682 #define P0_10_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 683 #define P0_10_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 684 #define P0_11_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 685 #define P0_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT3 686 #define P1_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 687 #define P1_0_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 688 #define P1_0_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 689 #define P1_1_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 690 #define P1_1_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 691 #define P1_1_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 692 #define P1_2_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 693 #define P1_2_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 694 #define P1_3_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 695 #define P1_3_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 696 #define P1_3_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 697 #define P1_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 698 #define P1_4_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 699 #define P1_4_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 700 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 701 #define P1_5_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 702 #define P1_7_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 703 #define P1_7_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT4 704 #define P1_8_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 705 #define P1_8_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 706 #define P1_9_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 707 #define P1_9_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 708 #define P1_15_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 709 #define P1_15_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 710 #define P2_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT1 711 #define P2_2_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 712 #define P2_2_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 713 #define P2_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 714 #define P2_3_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 715 #define P2_3_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 716 #define P2_4_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 717 #define P2_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 718 #define P2_4_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 719 #define P2_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 720 #define P2_5_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 721 #define P2_6_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT3 722 #define P2_7_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT3 723 #define P2_8_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 724 #define P2_9_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 725 #define P2_14_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT1 726 #define P2_14_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 727 #define P2_14_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 728 #define P2_15_AF_VADC_EMUX22 XMC_GPIO_MODE_OUTPUT_ALT1 729 #define P2_15_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 730 #define P3_0_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 731 732 /* HW control options */ 733 #define P0_2_HWCTRL_U1C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 734 #define P0_3_HWCTRL_U1C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 735 #define P0_4_HWCTRL_U1C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 736 #define P0_5_HWCTRL_U1C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 737 #define P1_2_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 738 #define P1_3_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 739 #define P1_4_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 740 #define P1_5_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 741 #define P2_1_HWCTRL_DB_TDO_TRACESWO XMC_GPIO_HWCTRL_PERIPHERAL1 742 #endif 743 744 745 #if (UC_DEVICE == XMC4108) && (UC_PACKAGE == VQFN48) 746 #define P0_0 XMC_GPIO_PORT0, 0 747 #define P0_1 XMC_GPIO_PORT0, 1 748 #define P0_2 XMC_GPIO_PORT0, 2 749 #define P0_3 XMC_GPIO_PORT0, 3 750 #define P0_4 XMC_GPIO_PORT0, 4 751 #define P0_5 XMC_GPIO_PORT0, 5 752 #define P0_6 XMC_GPIO_PORT0, 6 753 #define P0_7 XMC_GPIO_PORT0, 7 754 #define P0_8 XMC_GPIO_PORT0, 8 755 #define P0_9 XMC_GPIO_PORT0, 9 756 #define P1_0 XMC_GPIO_PORT1, 0 757 #define P1_1 XMC_GPIO_PORT1, 1 758 #define P1_2 XMC_GPIO_PORT1, 2 759 #define P1_3 XMC_GPIO_PORT1, 3 760 #define P1_4 XMC_GPIO_PORT1, 4 761 #define P1_5 XMC_GPIO_PORT1, 5 762 #define P2_0 XMC_GPIO_PORT2, 0 763 #define P2_1 XMC_GPIO_PORT2, 1 764 #define P2_2 XMC_GPIO_PORT2, 2 765 #define P2_3 XMC_GPIO_PORT2, 3 766 #define P2_4 XMC_GPIO_PORT2, 4 767 #define P2_5 XMC_GPIO_PORT2, 5 768 #define P14_0 XMC_GPIO_PORT14, 0 769 #define P14_3 XMC_GPIO_PORT14, 3 770 #define P14_4 XMC_GPIO_PORT14, 4 771 #define P14_5 XMC_GPIO_PORT14, 5 772 #define P14_6 XMC_GPIO_PORT14, 6 773 #define P14_7 XMC_GPIO_PORT14, 7 774 #define P14_8 XMC_GPIO_PORT14, 8 775 #define P14_9 XMC_GPIO_PORT14, 9 776 777 778 /* Alternate Output Function */ 779 #define P0_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 780 #define P0_0_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 781 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 782 #define P0_1_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 783 #define P0_2_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 784 #define P0_2_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 785 #define P0_3_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 786 #define P0_4_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 787 #define P0_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 788 #define P0_5_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 789 #define P0_6_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 790 #define P0_6_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT3 791 #define P0_7_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 792 #define P0_7_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 793 #define P0_8_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 794 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 795 #define P1_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 796 #define P1_0_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 797 #define P1_0_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 798 #define P1_1_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 799 #define P1_1_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 800 #define P1_1_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 801 #define P1_2_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 802 #define P1_2_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 803 #define P1_3_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 804 #define P1_3_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 805 #define P1_3_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 806 #define P1_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 807 #define P1_4_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 808 #define P1_4_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 809 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 810 #define P1_5_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 811 #define P2_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT1 812 #define P2_2_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 813 #define P2_2_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 814 #define P2_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 815 #define P2_3_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 816 #define P2_3_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 817 #define P2_4_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 818 #define P2_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 819 #define P2_4_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 820 #define P2_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 821 #define P2_5_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 822 823 /* HW control options */ 824 #define P0_2_HWCTRL_U1C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 825 #define P0_3_HWCTRL_U1C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 826 #define P0_4_HWCTRL_U1C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 827 #define P0_5_HWCTRL_U1C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 828 #define P1_2_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 829 #define P1_3_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 830 #define P1_4_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 831 #define P1_5_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 832 #define P2_1_HWCTRL_DB_TDO_TRACESWO XMC_GPIO_HWCTRL_PERIPHERAL1 833 #endif 834 835 836 #if (UC_DEVICE == XMC4200) && (UC_PACKAGE == LQFP64) 837 #define P0_0 XMC_GPIO_PORT0, 0 838 #define P0_1 XMC_GPIO_PORT0, 1 839 #define P0_2 XMC_GPIO_PORT0, 2 840 #define P0_3 XMC_GPIO_PORT0, 3 841 #define P0_4 XMC_GPIO_PORT0, 4 842 #define P0_5 XMC_GPIO_PORT0, 5 843 #define P0_6 XMC_GPIO_PORT0, 6 844 #define P0_7 XMC_GPIO_PORT0, 7 845 #define P0_8 XMC_GPIO_PORT0, 8 846 #define P0_9 XMC_GPIO_PORT0, 9 847 #define P0_10 XMC_GPIO_PORT0, 10 848 #define P0_11 XMC_GPIO_PORT0, 11 849 #define P1_0 XMC_GPIO_PORT1, 0 850 #define P1_1 XMC_GPIO_PORT1, 1 851 #define P1_2 XMC_GPIO_PORT1, 2 852 #define P1_3 XMC_GPIO_PORT1, 3 853 #define P1_4 XMC_GPIO_PORT1, 4 854 #define P1_5 XMC_GPIO_PORT1, 5 855 #define P1_7 XMC_GPIO_PORT1, 7 856 #define P1_8 XMC_GPIO_PORT1, 8 857 #define P1_9 XMC_GPIO_PORT1, 9 858 #define P1_15 XMC_GPIO_PORT1, 15 859 #define P2_0 XMC_GPIO_PORT2, 0 860 #define P2_1 XMC_GPIO_PORT2, 1 861 #define P2_2 XMC_GPIO_PORT2, 2 862 #define P2_3 XMC_GPIO_PORT2, 3 863 #define P2_4 XMC_GPIO_PORT2, 4 864 #define P2_5 XMC_GPIO_PORT2, 5 865 #define P2_6 XMC_GPIO_PORT2, 6 866 #define P2_7 XMC_GPIO_PORT2, 7 867 #define P2_8 XMC_GPIO_PORT2, 8 868 #define P2_9 XMC_GPIO_PORT2, 9 869 #define P2_14 XMC_GPIO_PORT2, 14 870 #define P2_15 XMC_GPIO_PORT2, 15 871 #define P3_0 XMC_GPIO_PORT3, 0 872 #define P14_0 XMC_GPIO_PORT14, 0 873 #define P14_3 XMC_GPIO_PORT14, 3 874 #define P14_4 XMC_GPIO_PORT14, 4 875 #define P14_5 XMC_GPIO_PORT14, 5 876 #define P14_6 XMC_GPIO_PORT14, 6 877 #define P14_7 XMC_GPIO_PORT14, 7 878 #define P14_8 XMC_GPIO_PORT14, 8 879 #define P14_9 XMC_GPIO_PORT14, 9 880 #define P14_14 XMC_GPIO_PORT14, 14 881 882 883 /* Alternate Output Function */ 884 #define P0_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 885 #define P0_0_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 886 #define P0_0_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 887 #define P0_1_AF_USB_DRIVEVBUS XMC_GPIO_MODE_OUTPUT_ALT1 888 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 889 #define P0_1_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 890 #define P0_1_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 891 #define P0_2_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 892 #define P0_2_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 893 #define P0_2_AF_HRPWM0_OUT01 XMC_GPIO_MODE_OUTPUT_ALT4 894 #define P0_3_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 895 #define P0_3_AF_HRPWM0_OUT20 XMC_GPIO_MODE_OUTPUT_ALT4 896 #define P0_4_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 897 #define P0_4_AF_HRPWM0_OUT21 XMC_GPIO_MODE_OUTPUT_ALT4 898 #define P0_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 899 #define P0_5_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 900 #define P0_5_AF_HRPWM0_OUT00 XMC_GPIO_MODE_OUTPUT_ALT4 901 #define P0_6_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 902 #define P0_6_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT3 903 #define P0_6_AF_HRPWM0_OUT30 XMC_GPIO_MODE_OUTPUT_ALT4 904 #define P0_7_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 905 #define P0_7_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 906 #define P0_7_AF_HRPWM0_OUT11 XMC_GPIO_MODE_OUTPUT_ALT4 907 #define P0_8_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 908 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 909 #define P0_8_AF_HRPWM0_OUT10 XMC_GPIO_MODE_OUTPUT_ALT4 910 #define P0_9_AF_HRPWM0_OUT31 XMC_GPIO_MODE_OUTPUT_ALT1 911 #define P0_9_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 912 #define P0_9_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT3 913 #define P0_9_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 914 #define P0_10_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 915 #define P0_10_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 916 #define P0_10_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 917 #define P0_11_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 918 #define P0_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT3 919 #define P1_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 920 #define P1_0_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 921 #define P1_0_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 922 #define P1_1_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 923 #define P1_1_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 924 #define P1_1_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 925 #define P1_2_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 926 #define P1_2_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 927 #define P1_3_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 928 #define P1_3_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 929 #define P1_3_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 930 #define P1_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 931 #define P1_4_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 932 #define P1_4_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 933 #define P1_5_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT1 934 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 935 #define P1_5_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 936 #define P1_7_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 937 #define P1_7_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT4 938 #define P1_8_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 939 #define P1_8_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 940 #define P1_9_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 941 #define P1_9_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 942 #define P1_15_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 943 #define P1_15_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 944 #define P2_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT1 945 #define P2_0_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 946 #define P2_1_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 947 #define P2_2_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 948 #define P2_2_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 949 #define P2_2_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT4 950 #define P2_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 951 #define P2_3_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 952 #define P2_3_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 953 #define P2_3_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT4 954 #define P2_4_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 955 #define P2_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 956 #define P2_4_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 957 #define P2_4_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT4 958 #define P2_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 959 #define P2_5_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 960 #define P2_5_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT4 961 #define P2_6_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT3 962 #define P2_6_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 963 #define P2_7_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 964 #define P2_7_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT3 965 #define P2_7_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 966 #define P2_8_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 967 #define P2_8_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT4 968 #define P2_9_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 969 #define P2_9_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT4 970 #define P2_14_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT1 971 #define P2_14_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 972 #define P2_14_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 973 #define P2_15_AF_VADC_EMUX22 XMC_GPIO_MODE_OUTPUT_ALT1 974 #define P2_15_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 975 #define P2_15_AF_LEDTS0_LINE6 XMC_GPIO_MODE_OUTPUT_ALT4 976 #define P3_0_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 977 978 /* HW control options */ 979 #define P0_2_HWCTRL_U1C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 980 #define P0_3_HWCTRL_U1C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 981 #define P0_4_HWCTRL_U1C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 982 #define P0_5_HWCTRL_U1C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 983 #define P1_2_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 984 #define P1_3_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 985 #define P1_4_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 986 #define P1_5_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 987 #define P2_1_HWCTRL_DB_TDO_TRACESWO XMC_GPIO_HWCTRL_PERIPHERAL1 988 #define P2_2_HWCTRL_LEDTS0_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 989 #define P2_3_HWCTRL_LEDTS0_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 990 #define P2_4_HWCTRL_LEDTS0_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 991 #define P2_5_HWCTRL_LEDTS0_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 992 #define P2_8_HWCTRL_LEDTS0_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 993 #define P2_9_HWCTRL_LEDTS0_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 994 #define P2_15_HWCTRL_LEDTS0_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 995 #endif 996 997 998 #if (UC_DEVICE == XMC4200) && (UC_PACKAGE == VQFN48) 999 #define P0_0 XMC_GPIO_PORT0, 0 1000 #define P0_1 XMC_GPIO_PORT0, 1 1001 #define P0_2 XMC_GPIO_PORT0, 2 1002 #define P0_3 XMC_GPIO_PORT0, 3 1003 #define P0_4 XMC_GPIO_PORT0, 4 1004 #define P0_5 XMC_GPIO_PORT0, 5 1005 #define P0_6 XMC_GPIO_PORT0, 6 1006 #define P0_7 XMC_GPIO_PORT0, 7 1007 #define P0_8 XMC_GPIO_PORT0, 8 1008 #define P0_9 XMC_GPIO_PORT0, 9 1009 #define P1_0 XMC_GPIO_PORT1, 0 1010 #define P1_1 XMC_GPIO_PORT1, 1 1011 #define P1_2 XMC_GPIO_PORT1, 2 1012 #define P1_3 XMC_GPIO_PORT1, 3 1013 #define P1_4 XMC_GPIO_PORT1, 4 1014 #define P1_5 XMC_GPIO_PORT1, 5 1015 #define P2_0 XMC_GPIO_PORT2, 0 1016 #define P2_1 XMC_GPIO_PORT2, 1 1017 #define P2_2 XMC_GPIO_PORT2, 2 1018 #define P2_3 XMC_GPIO_PORT2, 3 1019 #define P2_4 XMC_GPIO_PORT2, 4 1020 #define P2_5 XMC_GPIO_PORT2, 5 1021 #define P14_0 XMC_GPIO_PORT14, 0 1022 #define P14_3 XMC_GPIO_PORT14, 3 1023 #define P14_4 XMC_GPIO_PORT14, 4 1024 #define P14_5 XMC_GPIO_PORT14, 5 1025 #define P14_6 XMC_GPIO_PORT14, 6 1026 #define P14_7 XMC_GPIO_PORT14, 7 1027 #define P14_8 XMC_GPIO_PORT14, 8 1028 #define P14_9 XMC_GPIO_PORT14, 9 1029 1030 1031 /* Alternate Output Function */ 1032 #define P0_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 1033 #define P0_0_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 1034 #define P0_0_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 1035 #define P0_1_AF_USB_DRIVEVBUS XMC_GPIO_MODE_OUTPUT_ALT1 1036 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1037 #define P0_1_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 1038 #define P0_1_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 1039 #define P0_2_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 1040 #define P0_2_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 1041 #define P0_2_AF_HRPWM0_OUT01 XMC_GPIO_MODE_OUTPUT_ALT4 1042 #define P0_3_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 1043 #define P0_3_AF_HRPWM0_OUT20 XMC_GPIO_MODE_OUTPUT_ALT4 1044 #define P0_4_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 1045 #define P0_4_AF_HRPWM0_OUT21 XMC_GPIO_MODE_OUTPUT_ALT4 1046 #define P0_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1047 #define P0_5_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 1048 #define P0_5_AF_HRPWM0_OUT00 XMC_GPIO_MODE_OUTPUT_ALT4 1049 #define P0_6_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 1050 #define P0_6_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT3 1051 #define P0_6_AF_HRPWM0_OUT30 XMC_GPIO_MODE_OUTPUT_ALT4 1052 #define P0_7_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 1053 #define P0_7_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 1054 #define P0_7_AF_HRPWM0_OUT11 XMC_GPIO_MODE_OUTPUT_ALT4 1055 #define P0_8_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 1056 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1057 #define P0_8_AF_HRPWM0_OUT10 XMC_GPIO_MODE_OUTPUT_ALT4 1058 #define P1_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 1059 #define P1_0_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 1060 #define P1_0_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 1061 #define P1_1_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1062 #define P1_1_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 1063 #define P1_1_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 1064 #define P1_2_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 1065 #define P1_2_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 1066 #define P1_3_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1067 #define P1_3_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 1068 #define P1_3_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1069 #define P1_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 1070 #define P1_4_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 1071 #define P1_4_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 1072 #define P1_5_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT1 1073 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1074 #define P1_5_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 1075 #define P2_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT1 1076 #define P2_0_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 1077 #define P2_1_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 1078 #define P2_2_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 1079 #define P2_2_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 1080 #define P2_2_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT4 1081 #define P2_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 1082 #define P2_3_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 1083 #define P2_3_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 1084 #define P2_3_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT4 1085 #define P2_4_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 1086 #define P2_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1087 #define P2_4_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 1088 #define P2_4_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT4 1089 #define P2_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1090 #define P2_5_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 1091 #define P2_5_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT4 1092 1093 /* HW control options */ 1094 #define P0_2_HWCTRL_U1C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 1095 #define P0_3_HWCTRL_U1C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 1096 #define P0_4_HWCTRL_U1C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 1097 #define P0_5_HWCTRL_U1C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 1098 #define P1_2_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 1099 #define P1_3_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 1100 #define P1_4_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 1101 #define P1_5_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 1102 #define P2_1_HWCTRL_DB_TDO_TRACESWO XMC_GPIO_HWCTRL_PERIPHERAL1 1103 #define P2_2_HWCTRL_LEDTS0_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 1104 #define P2_3_HWCTRL_LEDTS0_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 1105 #define P2_4_HWCTRL_LEDTS0_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 1106 #define P2_5_HWCTRL_LEDTS0_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 1107 #endif 1108 1109 1110 #if (UC_DEVICE == XMC4300) && (UC_PACKAGE == LQFP100) 1111 #define P0_0 XMC_GPIO_PORT0, 0 1112 #define P0_1 XMC_GPIO_PORT0, 1 1113 #define P0_2 XMC_GPIO_PORT0, 2 1114 #define P0_3 XMC_GPIO_PORT0, 3 1115 #define P0_4 XMC_GPIO_PORT0, 4 1116 #define P0_5 XMC_GPIO_PORT0, 5 1117 #define P0_6 XMC_GPIO_PORT0, 6 1118 #define P0_7 XMC_GPIO_PORT0, 7 1119 #define P0_8 XMC_GPIO_PORT0, 8 1120 #define P0_9 XMC_GPIO_PORT0, 9 1121 #define P0_10 XMC_GPIO_PORT0, 10 1122 #define P0_11 XMC_GPIO_PORT0, 11 1123 #define P0_12 XMC_GPIO_PORT0, 12 1124 #define P1_0 XMC_GPIO_PORT1, 0 1125 #define P1_1 XMC_GPIO_PORT1, 1 1126 #define P1_2 XMC_GPIO_PORT1, 2 1127 #define P1_3 XMC_GPIO_PORT1, 3 1128 #define P1_4 XMC_GPIO_PORT1, 4 1129 #define P1_5 XMC_GPIO_PORT1, 5 1130 #define P1_6 XMC_GPIO_PORT1, 6 1131 #define P1_7 XMC_GPIO_PORT1, 7 1132 #define P1_8 XMC_GPIO_PORT1, 8 1133 #define P1_9 XMC_GPIO_PORT1, 9 1134 #define P1_10 XMC_GPIO_PORT1, 10 1135 #define P1_11 XMC_GPIO_PORT1, 11 1136 #define P1_12 XMC_GPIO_PORT1, 12 1137 #define P1_13 XMC_GPIO_PORT1, 13 1138 #define P1_14 XMC_GPIO_PORT1, 14 1139 #define P1_15 XMC_GPIO_PORT1, 15 1140 #define P2_0 XMC_GPIO_PORT2, 0 1141 #define P2_1 XMC_GPIO_PORT2, 1 1142 #define P2_2 XMC_GPIO_PORT2, 2 1143 #define P2_3 XMC_GPIO_PORT2, 3 1144 #define P2_4 XMC_GPIO_PORT2, 4 1145 #define P2_5 XMC_GPIO_PORT2, 5 1146 #define P2_6 XMC_GPIO_PORT2, 6 1147 #define P2_7 XMC_GPIO_PORT2, 7 1148 #define P2_8 XMC_GPIO_PORT2, 8 1149 #define P2_9 XMC_GPIO_PORT2, 9 1150 #define P2_10 XMC_GPIO_PORT2, 10 1151 #define P2_14 XMC_GPIO_PORT2, 14 1152 #define P2_15 XMC_GPIO_PORT2, 15 1153 #define P3_0 XMC_GPIO_PORT3, 0 1154 #define P3_1 XMC_GPIO_PORT3, 1 1155 #define P3_2 XMC_GPIO_PORT3, 2 1156 #define P3_3 XMC_GPIO_PORT3, 3 1157 #define P3_4 XMC_GPIO_PORT3, 4 1158 #define P3_5 XMC_GPIO_PORT3, 5 1159 #define P3_6 XMC_GPIO_PORT3, 6 1160 #define P4_0 XMC_GPIO_PORT4, 0 1161 #define P4_1 XMC_GPIO_PORT4, 1 1162 #define P5_0 XMC_GPIO_PORT5, 0 1163 #define P5_1 XMC_GPIO_PORT5, 1 1164 #define P5_2 XMC_GPIO_PORT5, 2 1165 #define P5_7 XMC_GPIO_PORT5, 7 1166 #define P14_0 XMC_GPIO_PORT14, 0 1167 #define P14_1 XMC_GPIO_PORT14, 1 1168 #define P14_2 XMC_GPIO_PORT14, 2 1169 #define P14_3 XMC_GPIO_PORT14, 3 1170 #define P14_4 XMC_GPIO_PORT14, 4 1171 #define P14_5 XMC_GPIO_PORT14, 5 1172 #define P14_6 XMC_GPIO_PORT14, 6 1173 #define P14_7 XMC_GPIO_PORT14, 7 1174 #define P14_8 XMC_GPIO_PORT14, 8 1175 #define P14_9 XMC_GPIO_PORT14, 9 1176 #define P14_12 XMC_GPIO_PORT14, 12 1177 #define P14_13 XMC_GPIO_PORT14, 13 1178 #define P14_14 XMC_GPIO_PORT14, 14 1179 #define P14_15 XMC_GPIO_PORT14, 15 1180 #define P15_2 XMC_GPIO_PORT15, 2 1181 #define P15_3 XMC_GPIO_PORT15, 3 1182 #define P15_8 XMC_GPIO_PORT15, 8 1183 #define P15_9 XMC_GPIO_PORT15, 9 1184 1185 1186 /* Alternate Output Function */ 1187 #define P0_0_AF_ECAT0_PHY_RESET XMC_GPIO_MODE_OUTPUT_ALT1 1188 #define P0_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 1189 #define P0_0_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 1190 #define P0_0_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 1191 #define P0_1_AF_USB_DRIVEVBUS XMC_GPIO_MODE_OUTPUT_ALT1 1192 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1193 #define P0_1_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 1194 #define P0_1_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 1195 #define P0_2_AF_ECAT0_P1_TXD2 XMC_GPIO_MODE_OUTPUT_ALT1 1196 #define P0_2_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 1197 #define P0_2_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 1198 #define P0_3_AF_ECAT0_P1_TXD3 XMC_GPIO_MODE_OUTPUT_ALT1 1199 #define P0_3_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 1200 #define P0_4_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 1201 #define P0_4_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 1202 #define P0_5_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 1203 #define P0_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1204 #define P0_5_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 1205 #define P0_6_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 1206 #define P0_6_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 1207 #define P0_6_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT3 1208 #define P0_7_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 1209 #define P0_7_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 1210 #define P0_7_AF_ECAT0_LED_ERR XMC_GPIO_MODE_OUTPUT_ALT3 1211 #define P0_8_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 1212 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1213 #define P0_8_AF_ECAT0_LED_RUN XMC_GPIO_MODE_OUTPUT_ALT3 1214 #define P0_9_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 1215 #define P0_9_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT3 1216 #define P0_9_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 1217 #define P0_10_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 1218 #define P0_10_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1219 #define P0_10_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 1220 #define P0_10_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 1221 #define P0_11_AF_ECAT0_P1_LED_LINK_ACT XMC_GPIO_MODE_OUTPUT_ALT1 1222 #define P0_11_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1223 #define P0_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT3 1224 #define P0_12_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 1225 #define P0_12_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 1226 #define P1_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 1227 #define P1_0_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 1228 #define P1_0_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 1229 #define P1_1_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1230 #define P1_1_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 1231 #define P1_1_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 1232 #define P1_2_AF_ECAT0_P0_TXD3 XMC_GPIO_MODE_OUTPUT_ALT1 1233 #define P1_2_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 1234 #define P1_2_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 1235 #define P1_3_AF_ECAT0_P0_TX_ENA XMC_GPIO_MODE_OUTPUT_ALT1 1236 #define P1_3_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1237 #define P1_3_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 1238 #define P1_3_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1239 #define P1_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 1240 #define P1_4_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 1241 #define P1_4_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 1242 #define P1_5_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT1 1243 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1244 #define P1_5_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 1245 #define P1_6_AF_ECAT0_P0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 1246 #define P1_6_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1247 #define P1_7_AF_ECAT0_P0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 1248 #define P1_7_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1249 #define P1_7_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT4 1250 #define P1_8_AF_ECAT0_P0_TXD2 XMC_GPIO_MODE_OUTPUT_ALT1 1251 #define P1_8_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 1252 #define P1_8_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 1253 #define P1_9_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 1254 #define P1_9_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1255 #define P1_10_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 1256 #define P1_10_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1257 #define P1_10_AF_ECAT0_LED_ERR XMC_GPIO_MODE_OUTPUT_ALT4 1258 #define P1_11_AF_ECAT0_LED_STATE_RUN XMC_GPIO_MODE_OUTPUT_ALT1 1259 #define P1_11_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 1260 #define P1_11_AF_ECAT0_LED_RUN XMC_GPIO_MODE_OUTPUT_ALT4 1261 #define P1_12_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 1262 #define P1_12_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 1263 #define P1_12_AF_ECAT0_P0_LED_LINK_ACT XMC_GPIO_MODE_OUTPUT_ALT4 1264 #define P1_13_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 1265 #define P1_13_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 1266 #define P1_13_AF_ECAT0_PHY_CLK25 XMC_GPIO_MODE_OUTPUT_ALT4 1267 #define P1_14_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 1268 #define P1_14_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 1269 #define P1_14_AF_ECAT0_SYNC0 XMC_GPIO_MODE_OUTPUT_ALT4 1270 #define P1_15_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 1271 #define P1_15_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1272 #define P2_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT1 1273 #define P2_0_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 1274 #define P2_1_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 1275 #define P2_2_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 1276 #define P2_2_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 1277 #define P2_2_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT4 1278 #define P2_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 1279 #define P2_3_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 1280 #define P2_3_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 1281 #define P2_3_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT4 1282 #define P2_4_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 1283 #define P2_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1284 #define P2_4_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 1285 #define P2_4_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT4 1286 #define P2_5_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 1287 #define P2_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1288 #define P2_5_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 1289 #define P2_5_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT4 1290 #define P2_6_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT2 1291 #define P2_6_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT3 1292 #define P2_6_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 1293 #define P2_7_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 1294 #define P2_7_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 1295 #define P2_7_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT3 1296 #define P2_7_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 1297 #define P2_8_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 1298 #define P2_8_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT2 1299 #define P2_8_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 1300 #define P2_8_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT4 1301 #define P2_9_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 1302 #define P2_9_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT2 1303 #define P2_9_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 1304 #define P2_9_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT4 1305 #define P2_10_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT1 1306 #define P2_10_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1307 #define P2_10_AF_ECAT0_PHY_RESET XMC_GPIO_MODE_OUTPUT_ALT3 1308 #define P2_10_AF_ECAT0_SYNC1 XMC_GPIO_MODE_OUTPUT_ALT4 1309 #define P2_11_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 1310 #define P2_14_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT1 1311 #define P2_14_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1312 #define P2_14_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 1313 #define P2_15_AF_VADC_EMUX12 XMC_GPIO_MODE_OUTPUT_ALT1 1314 #define P2_15_AF_ECAT0_P1_TXD3 XMC_GPIO_MODE_OUTPUT_ALT2 1315 #define P2_15_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 1316 #define P2_15_AF_LEDTS0_LINE6 XMC_GPIO_MODE_OUTPUT_ALT4 1317 #define P3_0_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1318 #define P3_0_AF_ECAT0_P1_TX_ENA XMC_GPIO_MODE_OUTPUT_ALT4 1319 #define P3_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 1320 #define P3_1_AF_ECAT0_P1_TXD0 XMC_GPIO_MODE_OUTPUT_ALT3 1321 #define P3_2_AF_USB_DRIVEVBUS XMC_GPIO_MODE_OUTPUT_ALT1 1322 #define P3_2_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 1323 #define P3_2_AF_ECAT0_P1_TXD1 XMC_GPIO_MODE_OUTPUT_ALT3 1324 #define P3_2_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT4 1325 #define P3_3_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 1326 #define P3_3_AF_ECAT0_MCLK XMC_GPIO_MODE_OUTPUT_ALT4 1327 #define P3_4_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 1328 #define P3_5_AF_U1C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 1329 #define P3_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1330 #define P3_6_AF_U1C1_SELO4 XMC_GPIO_MODE_OUTPUT_ALT2 1331 #define P3_6_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 1332 #define P4_0_AF_ECAT0_PHY_CLK25 XMC_GPIO_MODE_OUTPUT_ALT2 1333 #define P4_0_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 1334 #define P4_1_AF_U1C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1335 #define P4_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT4 1336 #define P5_0_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1337 #define P5_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 1338 #define P5_1_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 1339 #define P5_2_AF_ECAT0_P0_LED_LINK_ACT XMC_GPIO_MODE_OUTPUT_ALT2 1340 #define P5_2_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 1341 #define P5_7_AF_ECAT0_SYNC0 XMC_GPIO_MODE_OUTPUT_ALT1 1342 #define P5_7_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT4 1343 1344 /* HW control options */ 1345 #define P0_2_HWCTRL_U1C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 1346 #define P0_3_HWCTRL_U1C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 1347 #define P0_4_HWCTRL_U1C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 1348 #define P0_5_HWCTRL_U1C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 1349 #define P0_9_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 1350 #define P0_11_HWCTRL_SDMMC_RESET XMC_GPIO_HWCTRL_PERIPHERAL1 1351 #define P0_12_HWCTRL_ECAT0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 1352 #define P1_2_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 1353 #define P1_3_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 1354 #define P1_4_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 1355 #define P1_5_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 1356 #define P1_6_HWCTRL_SDMMC_DATA_OUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 1357 #define P1_7_HWCTRL_SDMMC_DATA_OUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 1358 #define P1_8_HWCTRL_SDMMC_DATA_OUT4 XMC_GPIO_HWCTRL_PERIPHERAL1 1359 #define P1_9_HWCTRL_SDMMC_DATA_OUT5 XMC_GPIO_HWCTRL_PERIPHERAL1 1360 #define P1_11_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 1361 #define P1_12_HWCTRL_SDMMC_DATA_OUT6 XMC_GPIO_HWCTRL_PERIPHERAL1 1362 #define P1_13_HWCTRL_SDMMC_DATA_OUT7 XMC_GPIO_HWCTRL_PERIPHERAL1 1363 #define P2_0_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 1364 #define P2_1_HWCTRL_DB_TDO_TRACESWO XMC_GPIO_HWCTRL_PERIPHERAL1 1365 #define P2_2_HWCTRL_LEDTS0_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 1366 #define P2_3_HWCTRL_LEDTS0_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 1367 #define P2_4_HWCTRL_LEDTS0_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 1368 #define P2_5_HWCTRL_LEDTS0_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 1369 #define P2_8_HWCTRL_LEDTS0_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 1370 #define P2_9_HWCTRL_LEDTS0_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 1371 #define P2_10_HWCTRL_DB_ETM_TRACEDATA3 XMC_GPIO_HWCTRL_PERIPHERAL1 1372 #define P2_14_HWCTRL_DB_ETM_TRACECLK XMC_GPIO_HWCTRL_PERIPHERAL1 1373 #define P2_15_HWCTRL_LEDTS0_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 1374 #define P3_3_HWCTRL_SDMMC_LED XMC_GPIO_HWCTRL_PERIPHERAL1 1375 #define P3_4_HWCTRL_SDMMC_BUS_POWER XMC_GPIO_HWCTRL_PERIPHERAL1 1376 #define P3_5_HWCTRL_SDMMC_CMD_OUT XMC_GPIO_HWCTRL_PERIPHERAL1 1377 #define P3_6_HWCTRL_SDMMC_CLK_OUT XMC_GPIO_HWCTRL_PERIPHERAL1 1378 #define P4_0_HWCTRL_SDMMC_DATA_OUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 1379 #define P4_1_HWCTRL_SDMMC_DATA_OUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 1380 #endif 1381 1382 1383 #if (UC_DEVICE == XMC4400) && (UC_PACKAGE == LQFP100) 1384 #define P0_0 XMC_GPIO_PORT0, 0 1385 #define P0_1 XMC_GPIO_PORT0, 1 1386 #define P0_2 XMC_GPIO_PORT0, 2 1387 #define P0_3 XMC_GPIO_PORT0, 3 1388 #define P0_4 XMC_GPIO_PORT0, 4 1389 #define P0_5 XMC_GPIO_PORT0, 5 1390 #define P0_6 XMC_GPIO_PORT0, 6 1391 #define P0_7 XMC_GPIO_PORT0, 7 1392 #define P0_8 XMC_GPIO_PORT0, 8 1393 #define P0_9 XMC_GPIO_PORT0, 9 1394 #define P0_10 XMC_GPIO_PORT0, 10 1395 #define P0_11 XMC_GPIO_PORT0, 11 1396 #define P0_12 XMC_GPIO_PORT0, 12 1397 #define P1_0 XMC_GPIO_PORT1, 0 1398 #define P1_1 XMC_GPIO_PORT1, 1 1399 #define P1_2 XMC_GPIO_PORT1, 2 1400 #define P1_3 XMC_GPIO_PORT1, 3 1401 #define P1_4 XMC_GPIO_PORT1, 4 1402 #define P1_5 XMC_GPIO_PORT1, 5 1403 #define P1_6 XMC_GPIO_PORT1, 6 1404 #define P1_7 XMC_GPIO_PORT1, 7 1405 #define P1_8 XMC_GPIO_PORT1, 8 1406 #define P1_9 XMC_GPIO_PORT1, 9 1407 #define P1_10 XMC_GPIO_PORT1, 10 1408 #define P1_11 XMC_GPIO_PORT1, 11 1409 #define P1_12 XMC_GPIO_PORT1, 12 1410 #define P1_13 XMC_GPIO_PORT1, 13 1411 #define P1_14 XMC_GPIO_PORT1, 14 1412 #define P1_15 XMC_GPIO_PORT1, 15 1413 #define P2_0 XMC_GPIO_PORT2, 0 1414 #define P2_1 XMC_GPIO_PORT2, 1 1415 #define P2_2 XMC_GPIO_PORT2, 2 1416 #define P2_3 XMC_GPIO_PORT2, 3 1417 #define P2_4 XMC_GPIO_PORT2, 4 1418 #define P2_5 XMC_GPIO_PORT2, 5 1419 #define P2_6 XMC_GPIO_PORT2, 6 1420 #define P2_7 XMC_GPIO_PORT2, 7 1421 #define P2_8 XMC_GPIO_PORT2, 8 1422 #define P2_9 XMC_GPIO_PORT2, 9 1423 #define P2_10 XMC_GPIO_PORT2, 10 1424 #define P2_14 XMC_GPIO_PORT2, 14 1425 #define P2_15 XMC_GPIO_PORT2, 15 1426 #define P3_0 XMC_GPIO_PORT3, 0 1427 #define P3_1 XMC_GPIO_PORT3, 1 1428 #define P3_2 XMC_GPIO_PORT3, 2 1429 #define P3_3 XMC_GPIO_PORT3, 3 1430 #define P3_4 XMC_GPIO_PORT3, 4 1431 #define P3_5 XMC_GPIO_PORT3, 5 1432 #define P3_6 XMC_GPIO_PORT3, 6 1433 #define P4_0 XMC_GPIO_PORT4, 0 1434 #define P4_1 XMC_GPIO_PORT4, 1 1435 #define P5_0 XMC_GPIO_PORT5, 0 1436 #define P5_1 XMC_GPIO_PORT5, 1 1437 #define P5_2 XMC_GPIO_PORT5, 2 1438 #define P5_7 XMC_GPIO_PORT5, 7 1439 #define P14_0 XMC_GPIO_PORT14, 0 1440 #define P14_1 XMC_GPIO_PORT14, 1 1441 #define P14_2 XMC_GPIO_PORT14, 2 1442 #define P14_3 XMC_GPIO_PORT14, 3 1443 #define P14_4 XMC_GPIO_PORT14, 4 1444 #define P14_5 XMC_GPIO_PORT14, 5 1445 #define P14_6 XMC_GPIO_PORT14, 6 1446 #define P14_7 XMC_GPIO_PORT14, 7 1447 #define P14_8 XMC_GPIO_PORT14, 8 1448 #define P14_9 XMC_GPIO_PORT14, 9 1449 #define P14_12 XMC_GPIO_PORT14, 12 1450 #define P14_13 XMC_GPIO_PORT14, 13 1451 #define P14_14 XMC_GPIO_PORT14, 14 1452 #define P14_15 XMC_GPIO_PORT14, 15 1453 #define P15_2 XMC_GPIO_PORT15, 2 1454 #define P15_3 XMC_GPIO_PORT15, 3 1455 #define P15_8 XMC_GPIO_PORT15, 8 1456 #define P15_9 XMC_GPIO_PORT15, 9 1457 1458 1459 /* Alternate Output Function */ 1460 #define P0_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 1461 #define P0_0_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 1462 #define P0_0_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 1463 #define P0_1_AF_USB_DRIVEVBUS XMC_GPIO_MODE_OUTPUT_ALT1 1464 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1465 #define P0_1_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 1466 #define P0_1_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 1467 #define P0_2_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 1468 #define P0_2_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 1469 #define P0_2_AF_HRPWM0_OUT01 XMC_GPIO_MODE_OUTPUT_ALT4 1470 #define P0_3_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 1471 #define P0_3_AF_HRPWM0_OUT20 XMC_GPIO_MODE_OUTPUT_ALT4 1472 #define P0_4_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 1473 #define P0_4_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 1474 #define P0_4_AF_HRPWM0_OUT21 XMC_GPIO_MODE_OUTPUT_ALT4 1475 #define P0_5_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 1476 #define P0_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1477 #define P0_5_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 1478 #define P0_5_AF_HRPWM0_OUT00 XMC_GPIO_MODE_OUTPUT_ALT4 1479 #define P0_6_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 1480 #define P0_6_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 1481 #define P0_6_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT3 1482 #define P0_6_AF_HRPWM0_OUT30 XMC_GPIO_MODE_OUTPUT_ALT4 1483 #define P0_7_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 1484 #define P0_7_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 1485 #define P0_7_AF_HRPWM0_OUT11 XMC_GPIO_MODE_OUTPUT_ALT4 1486 #define P0_8_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 1487 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1488 #define P0_8_AF_HRPWM0_OUT10 XMC_GPIO_MODE_OUTPUT_ALT4 1489 #define P0_9_AF_HRPWM0_OUT31 XMC_GPIO_MODE_OUTPUT_ALT1 1490 #define P0_9_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 1491 #define P0_9_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT3 1492 #define P0_9_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 1493 #define P0_10_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 1494 #define P0_10_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1495 #define P0_10_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 1496 #define P0_10_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 1497 #define P0_11_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1498 #define P0_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT3 1499 #define P0_12_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 1500 #define P0_12_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 1501 #define P1_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT1 1502 #define P1_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 1503 #define P1_0_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 1504 #define P1_0_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 1505 #define P1_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT1 1506 #define P1_1_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1507 #define P1_1_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 1508 #define P1_1_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 1509 #define P1_2_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 1510 #define P1_2_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 1511 #define P1_3_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1512 #define P1_3_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 1513 #define P1_3_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1514 #define P1_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 1515 #define P1_4_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 1516 #define P1_4_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 1517 #define P1_4_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT4 1518 #define P1_5_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT1 1519 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1520 #define P1_5_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 1521 #define P1_5_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT4 1522 #define P1_6_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1523 #define P1_7_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1524 #define P1_7_AF_DSD_MCLK2 XMC_GPIO_MODE_OUTPUT_ALT3 1525 #define P1_7_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT4 1526 #define P1_8_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 1527 #define P1_8_AF_DSD_MCLK1 XMC_GPIO_MODE_OUTPUT_ALT3 1528 #define P1_8_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 1529 #define P1_9_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 1530 #define P1_9_AF_DSD_MCLK0 XMC_GPIO_MODE_OUTPUT_ALT3 1531 #define P1_9_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1532 #define P1_10_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 1533 #define P1_10_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1534 #define P1_10_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 1535 #define P1_11_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 1536 #define P1_11_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 1537 #define P1_12_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 1538 #define P1_12_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 1539 #define P1_12_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 1540 #define P1_13_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 1541 #define P1_13_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 1542 #define P1_13_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 1543 #define P1_14_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 1544 #define P1_14_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 1545 #define P1_14_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 1546 #define P1_15_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 1547 #define P1_15_AF_DSD_MCLK2 XMC_GPIO_MODE_OUTPUT_ALT2 1548 #define P1_15_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 1549 #define P1_15_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1550 #define P2_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT1 1551 #define P2_0_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT2 1552 #define P2_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT3 1553 #define P2_0_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 1554 #define P2_1_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT2 1555 #define P2_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT3 1556 #define P2_1_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 1557 #define P2_2_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 1558 #define P2_2_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT2 1559 #define P2_2_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 1560 #define P2_2_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT4 1561 #define P2_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 1562 #define P2_3_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 1563 #define P2_3_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 1564 #define P2_3_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT4 1565 #define P2_4_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 1566 #define P2_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1567 #define P2_4_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 1568 #define P2_4_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT4 1569 #define P2_5_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 1570 #define P2_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1571 #define P2_5_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 1572 #define P2_5_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT4 1573 #define P2_6_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT3 1574 #define P2_6_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 1575 #define P2_7_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 1576 #define P2_7_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 1577 #define P2_7_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT3 1578 #define P2_7_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 1579 #define P2_8_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 1580 #define P2_8_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 1581 #define P2_8_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT4 1582 #define P2_9_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 1583 #define P2_9_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 1584 #define P2_9_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT4 1585 #define P2_10_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT1 1586 #define P2_14_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT1 1587 #define P2_14_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1588 #define P2_14_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 1589 #define P2_15_AF_VADC_EMUX12 XMC_GPIO_MODE_OUTPUT_ALT1 1590 #define P2_15_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 1591 #define P2_15_AF_LEDTS0_LINE6 XMC_GPIO_MODE_OUTPUT_ALT4 1592 #define P3_0_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1593 #define P3_0_AF_CCU42_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 1594 #define P3_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 1595 #define P3_2_AF_USB_DRIVEVBUS XMC_GPIO_MODE_OUTPUT_ALT1 1596 #define P3_2_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 1597 #define P3_2_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT4 1598 #define P3_3_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 1599 #define P3_3_AF_CCU42_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 1600 #define P3_4_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 1601 #define P3_4_AF_CCU42_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 1602 #define P3_4_AF_DSD_MCLK3 XMC_GPIO_MODE_OUTPUT_ALT4 1603 #define P3_5_AF_U1C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 1604 #define P3_5_AF_CCU42_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 1605 #define P3_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1606 #define P3_6_AF_U1C1_SELO4 XMC_GPIO_MODE_OUTPUT_ALT2 1607 #define P3_6_AF_CCU42_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 1608 #define P3_6_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 1609 #define P4_0_AF_DSD_MCLK1 XMC_GPIO_MODE_OUTPUT_ALT3 1610 #define P4_1_AF_U1C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1611 #define P4_1_AF_DSD_MCLK0 XMC_GPIO_MODE_OUTPUT_ALT3 1612 #define P4_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT4 1613 #define P5_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT2 1614 #define P5_0_AF_CCU81_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 1615 #define P5_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 1616 #define P5_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT2 1617 #define P5_1_AF_CCU81_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 1618 #define P5_2_AF_CCU81_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 1619 #define P5_7_AF_CCU81_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 1620 #define P5_7_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT4 1621 1622 /* HW control options */ 1623 #define P0_2_HWCTRL_U1C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 1624 #define P0_3_HWCTRL_U1C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 1625 #define P0_4_HWCTRL_U1C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 1626 #define P0_5_HWCTRL_U1C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 1627 #define P0_9_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 1628 #define P1_2_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 1629 #define P1_3_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 1630 #define P1_4_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 1631 #define P1_5_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 1632 #define P1_11_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 1633 #define P1_15_HWCTRL_DB_ETM_TRACEDATA3 XMC_GPIO_HWCTRL_PERIPHERAL1 1634 #define P2_0_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 1635 #define P2_1_HWCTRL_DB_TDO_TRACESWO XMC_GPIO_HWCTRL_PERIPHERAL1 1636 #define P2_2_HWCTRL_LEDTS0_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 1637 #define P2_3_HWCTRL_LEDTS0_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 1638 #define P2_4_HWCTRL_LEDTS0_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 1639 #define P2_5_HWCTRL_LEDTS0_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 1640 #define P2_8_HWCTRL_LEDTS0_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 1641 #define P2_9_HWCTRL_LEDTS0_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 1642 #define P2_14_HWCTRL_DB_ETM_TRACECLK XMC_GPIO_HWCTRL_PERIPHERAL1 1643 #define P2_15_HWCTRL_LEDTS0_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 1644 #define P3_6_HWCTRL_DB_ETM_TRACEDATA0 XMC_GPIO_HWCTRL_PERIPHERAL1 1645 #define P4_0_HWCTRL_DB_ETM_TRACEDATA1 XMC_GPIO_HWCTRL_PERIPHERAL1 1646 #define P4_1_HWCTRL_DB_ETM_TRACEDATA2 XMC_GPIO_HWCTRL_PERIPHERAL1 1647 #endif 1648 1649 1650 #if (UC_DEVICE == XMC4400) && (UC_PACKAGE == LQFP64) 1651 #define P0_0 XMC_GPIO_PORT0, 0 1652 #define P0_1 XMC_GPIO_PORT0, 1 1653 #define P0_2 XMC_GPIO_PORT0, 2 1654 #define P0_3 XMC_GPIO_PORT0, 3 1655 #define P0_4 XMC_GPIO_PORT0, 4 1656 #define P0_5 XMC_GPIO_PORT0, 5 1657 #define P0_6 XMC_GPIO_PORT0, 6 1658 #define P0_7 XMC_GPIO_PORT0, 7 1659 #define P0_8 XMC_GPIO_PORT0, 8 1660 #define P0_9 XMC_GPIO_PORT0, 9 1661 #define P0_10 XMC_GPIO_PORT0, 10 1662 #define P0_11 XMC_GPIO_PORT0, 11 1663 #define P1_0 XMC_GPIO_PORT1, 0 1664 #define P1_1 XMC_GPIO_PORT1, 1 1665 #define P1_2 XMC_GPIO_PORT1, 2 1666 #define P1_3 XMC_GPIO_PORT1, 3 1667 #define P1_4 XMC_GPIO_PORT1, 4 1668 #define P1_5 XMC_GPIO_PORT1, 5 1669 #define P1_8 XMC_GPIO_PORT1, 8 1670 #define P1_9 XMC_GPIO_PORT1, 9 1671 #define P1_15 XMC_GPIO_PORT1, 15 1672 #define P2_0 XMC_GPIO_PORT2, 0 1673 #define P2_1 XMC_GPIO_PORT2, 1 1674 #define P2_2 XMC_GPIO_PORT2, 2 1675 #define P2_3 XMC_GPIO_PORT2, 3 1676 #define P2_4 XMC_GPIO_PORT2, 4 1677 #define P2_5 XMC_GPIO_PORT2, 5 1678 #define P2_6 XMC_GPIO_PORT2, 6 1679 #define P2_7 XMC_GPIO_PORT2, 7 1680 #define P2_8 XMC_GPIO_PORT2, 8 1681 #define P2_9 XMC_GPIO_PORT2, 9 1682 #define P14_0 XMC_GPIO_PORT14, 0 1683 #define P14_3 XMC_GPIO_PORT14, 3 1684 #define P14_4 XMC_GPIO_PORT14, 4 1685 #define P14_5 XMC_GPIO_PORT14, 5 1686 #define P14_6 XMC_GPIO_PORT14, 6 1687 #define P14_7 XMC_GPIO_PORT14, 7 1688 #define P14_8 XMC_GPIO_PORT14, 8 1689 #define P14_9 XMC_GPIO_PORT14, 9 1690 #define P14_14 XMC_GPIO_PORT14, 14 1691 1692 1693 /* Alternate Output Function */ 1694 #define P0_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 1695 #define P0_0_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 1696 #define P0_0_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 1697 #define P0_1_AF_USB_DRIVEVBUS XMC_GPIO_MODE_OUTPUT_ALT1 1698 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1699 #define P0_1_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 1700 #define P0_1_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 1701 #define P0_2_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 1702 #define P0_2_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 1703 #define P0_2_AF_HRPWM0_OUT01 XMC_GPIO_MODE_OUTPUT_ALT4 1704 #define P0_3_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 1705 #define P0_3_AF_HRPWM0_OUT20 XMC_GPIO_MODE_OUTPUT_ALT4 1706 #define P0_4_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 1707 #define P0_4_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 1708 #define P0_4_AF_HRPWM0_OUT21 XMC_GPIO_MODE_OUTPUT_ALT4 1709 #define P0_5_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 1710 #define P0_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1711 #define P0_5_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 1712 #define P0_5_AF_HRPWM0_OUT00 XMC_GPIO_MODE_OUTPUT_ALT4 1713 #define P0_6_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 1714 #define P0_6_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 1715 #define P0_6_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT3 1716 #define P0_6_AF_HRPWM0_OUT30 XMC_GPIO_MODE_OUTPUT_ALT4 1717 #define P0_7_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 1718 #define P0_7_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 1719 #define P0_7_AF_HRPWM0_OUT11 XMC_GPIO_MODE_OUTPUT_ALT4 1720 #define P0_8_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 1721 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1722 #define P0_8_AF_HRPWM0_OUT10 XMC_GPIO_MODE_OUTPUT_ALT4 1723 #define P0_9_AF_HRPWM0_OUT31 XMC_GPIO_MODE_OUTPUT_ALT1 1724 #define P0_9_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 1725 #define P0_9_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT3 1726 #define P0_9_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 1727 #define P0_10_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 1728 #define P0_10_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1729 #define P0_10_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 1730 #define P0_10_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 1731 #define P0_11_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1732 #define P0_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT3 1733 #define P1_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT1 1734 #define P1_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 1735 #define P1_0_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 1736 #define P1_0_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 1737 #define P1_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT1 1738 #define P1_1_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1739 #define P1_1_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 1740 #define P1_1_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 1741 #define P1_2_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 1742 #define P1_2_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 1743 #define P1_3_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1744 #define P1_3_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 1745 #define P1_3_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1746 #define P1_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 1747 #define P1_4_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 1748 #define P1_4_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 1749 #define P1_4_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT4 1750 #define P1_5_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT1 1751 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1752 #define P1_5_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 1753 #define P1_5_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT4 1754 #define P1_8_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 1755 #define P1_8_AF_DSD_MCLK1 XMC_GPIO_MODE_OUTPUT_ALT3 1756 #define P1_8_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 1757 #define P1_9_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 1758 #define P1_9_AF_DSD_MCLK0 XMC_GPIO_MODE_OUTPUT_ALT3 1759 #define P1_9_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1760 #define P1_15_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 1761 #define P1_15_AF_DSD_MCLK2 XMC_GPIO_MODE_OUTPUT_ALT2 1762 #define P1_15_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 1763 #define P1_15_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1764 #define P2_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT1 1765 #define P2_0_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT2 1766 #define P2_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT3 1767 #define P2_0_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 1768 #define P2_1_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT2 1769 #define P2_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT3 1770 #define P2_1_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 1771 #define P2_2_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 1772 #define P2_2_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT2 1773 #define P2_2_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 1774 #define P2_2_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT4 1775 #define P2_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 1776 #define P2_3_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 1777 #define P2_3_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 1778 #define P2_3_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT4 1779 #define P2_4_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 1780 #define P2_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1781 #define P2_4_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 1782 #define P2_4_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT4 1783 #define P2_5_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 1784 #define P2_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1785 #define P2_5_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 1786 #define P2_5_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT4 1787 #define P2_6_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT3 1788 #define P2_6_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 1789 #define P2_7_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 1790 #define P2_7_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 1791 #define P2_7_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT3 1792 #define P2_7_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 1793 #define P2_8_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 1794 #define P2_8_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 1795 #define P2_8_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT4 1796 #define P2_9_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 1797 #define P2_9_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 1798 #define P2_9_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT4 1799 1800 /* HW control options */ 1801 #define P0_2_HWCTRL_U1C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 1802 #define P0_3_HWCTRL_U1C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 1803 #define P0_4_HWCTRL_U1C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 1804 #define P0_5_HWCTRL_U1C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 1805 #define P0_9_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 1806 #define P1_2_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 1807 #define P1_3_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 1808 #define P1_4_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 1809 #define P1_5_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 1810 #define P1_15_HWCTRL_DB_ETM_TRACEDATA3 XMC_GPIO_HWCTRL_PERIPHERAL1 1811 #define P2_0_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 1812 #define P2_1_HWCTRL_DB_TDO_TRACESWO XMC_GPIO_HWCTRL_PERIPHERAL1 1813 #define P2_2_HWCTRL_LEDTS0_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 1814 #define P2_3_HWCTRL_LEDTS0_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 1815 #define P2_4_HWCTRL_LEDTS0_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 1816 #define P2_5_HWCTRL_LEDTS0_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 1817 #define P2_8_HWCTRL_LEDTS0_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 1818 #define P2_9_HWCTRL_LEDTS0_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 1819 #endif 1820 1821 1822 #if (UC_DEVICE == XMC4402) && (UC_PACKAGE == LQFP100) 1823 #define P0_0 XMC_GPIO_PORT0, 0 1824 #define P0_1 XMC_GPIO_PORT0, 1 1825 #define P0_2 XMC_GPIO_PORT0, 2 1826 #define P0_3 XMC_GPIO_PORT0, 3 1827 #define P0_4 XMC_GPIO_PORT0, 4 1828 #define P0_5 XMC_GPIO_PORT0, 5 1829 #define P0_6 XMC_GPIO_PORT0, 6 1830 #define P0_7 XMC_GPIO_PORT0, 7 1831 #define P0_8 XMC_GPIO_PORT0, 8 1832 #define P0_9 XMC_GPIO_PORT0, 9 1833 #define P0_10 XMC_GPIO_PORT0, 10 1834 #define P0_11 XMC_GPIO_PORT0, 11 1835 #define P0_12 XMC_GPIO_PORT0, 12 1836 #define P1_0 XMC_GPIO_PORT1, 0 1837 #define P1_1 XMC_GPIO_PORT1, 1 1838 #define P1_2 XMC_GPIO_PORT1, 2 1839 #define P1_3 XMC_GPIO_PORT1, 3 1840 #define P1_4 XMC_GPIO_PORT1, 4 1841 #define P1_5 XMC_GPIO_PORT1, 5 1842 #define P1_6 XMC_GPIO_PORT1, 6 1843 #define P1_7 XMC_GPIO_PORT1, 7 1844 #define P1_8 XMC_GPIO_PORT1, 8 1845 #define P1_9 XMC_GPIO_PORT1, 9 1846 #define P1_10 XMC_GPIO_PORT1, 10 1847 #define P1_11 XMC_GPIO_PORT1, 11 1848 #define P1_12 XMC_GPIO_PORT1, 12 1849 #define P1_13 XMC_GPIO_PORT1, 13 1850 #define P1_14 XMC_GPIO_PORT1, 14 1851 #define P1_15 XMC_GPIO_PORT1, 15 1852 #define P2_0 XMC_GPIO_PORT2, 0 1853 #define P2_1 XMC_GPIO_PORT2, 1 1854 #define P2_2 XMC_GPIO_PORT2, 2 1855 #define P2_3 XMC_GPIO_PORT2, 3 1856 #define P2_4 XMC_GPIO_PORT2, 4 1857 #define P2_5 XMC_GPIO_PORT2, 5 1858 #define P2_6 XMC_GPIO_PORT2, 6 1859 #define P2_7 XMC_GPIO_PORT2, 7 1860 #define P2_8 XMC_GPIO_PORT2, 8 1861 #define P2_9 XMC_GPIO_PORT2, 9 1862 #define P2_10 XMC_GPIO_PORT2, 10 1863 #define P2_14 XMC_GPIO_PORT2, 14 1864 #define P2_15 XMC_GPIO_PORT2, 15 1865 #define P3_0 XMC_GPIO_PORT3, 0 1866 #define P3_1 XMC_GPIO_PORT3, 1 1867 #define P3_2 XMC_GPIO_PORT3, 2 1868 #define P3_3 XMC_GPIO_PORT3, 3 1869 #define P3_4 XMC_GPIO_PORT3, 4 1870 #define P3_5 XMC_GPIO_PORT3, 5 1871 #define P3_6 XMC_GPIO_PORT3, 6 1872 #define P4_0 XMC_GPIO_PORT4, 0 1873 #define P4_1 XMC_GPIO_PORT4, 1 1874 #define P5_0 XMC_GPIO_PORT5, 0 1875 #define P5_1 XMC_GPIO_PORT5, 1 1876 #define P5_2 XMC_GPIO_PORT5, 2 1877 #define P5_7 XMC_GPIO_PORT5, 7 1878 #define P14_0 XMC_GPIO_PORT14, 0 1879 #define P14_1 XMC_GPIO_PORT14, 1 1880 #define P14_2 XMC_GPIO_PORT14, 2 1881 #define P14_3 XMC_GPIO_PORT14, 3 1882 #define P14_4 XMC_GPIO_PORT14, 4 1883 #define P14_5 XMC_GPIO_PORT14, 5 1884 #define P14_6 XMC_GPIO_PORT14, 6 1885 #define P14_7 XMC_GPIO_PORT14, 7 1886 #define P14_8 XMC_GPIO_PORT14, 8 1887 #define P14_9 XMC_GPIO_PORT14, 9 1888 #define P14_12 XMC_GPIO_PORT14, 12 1889 #define P14_13 XMC_GPIO_PORT14, 13 1890 #define P14_14 XMC_GPIO_PORT14, 14 1891 #define P14_15 XMC_GPIO_PORT14, 15 1892 #define P15_2 XMC_GPIO_PORT15, 2 1893 #define P15_3 XMC_GPIO_PORT15, 3 1894 #define P15_8 XMC_GPIO_PORT15, 8 1895 #define P15_9 XMC_GPIO_PORT15, 9 1896 1897 1898 /* Alternate Output Function */ 1899 #define P0_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 1900 #define P0_0_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 1901 #define P0_0_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 1902 #define P0_1_AF_USB_DRIVEVBUS XMC_GPIO_MODE_OUTPUT_ALT1 1903 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1904 #define P0_1_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 1905 #define P0_1_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 1906 #define P0_2_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 1907 #define P0_2_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 1908 #define P0_2_AF_HRPWM0_OUT01 XMC_GPIO_MODE_OUTPUT_ALT4 1909 #define P0_3_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 1910 #define P0_3_AF_HRPWM0_OUT20 XMC_GPIO_MODE_OUTPUT_ALT4 1911 #define P0_4_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 1912 #define P0_4_AF_HRPWM0_OUT21 XMC_GPIO_MODE_OUTPUT_ALT4 1913 #define P0_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1914 #define P0_5_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 1915 #define P0_5_AF_HRPWM0_OUT00 XMC_GPIO_MODE_OUTPUT_ALT4 1916 #define P0_6_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 1917 #define P0_6_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT3 1918 #define P0_6_AF_HRPWM0_OUT30 XMC_GPIO_MODE_OUTPUT_ALT4 1919 #define P0_7_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 1920 #define P0_7_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 1921 #define P0_7_AF_HRPWM0_OUT11 XMC_GPIO_MODE_OUTPUT_ALT4 1922 #define P0_8_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 1923 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1924 #define P0_8_AF_HRPWM0_OUT10 XMC_GPIO_MODE_OUTPUT_ALT4 1925 #define P0_9_AF_HRPWM0_OUT31 XMC_GPIO_MODE_OUTPUT_ALT1 1926 #define P0_9_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 1927 #define P0_9_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT3 1928 #define P0_9_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 1929 #define P0_10_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1930 #define P0_10_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 1931 #define P0_10_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 1932 #define P0_11_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1933 #define P0_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT3 1934 #define P0_12_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 1935 #define P0_12_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 1936 #define P1_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT1 1937 #define P1_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 1938 #define P1_0_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 1939 #define P1_0_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 1940 #define P1_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT1 1941 #define P1_1_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1942 #define P1_1_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 1943 #define P1_1_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 1944 #define P1_2_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 1945 #define P1_2_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 1946 #define P1_3_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1947 #define P1_3_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 1948 #define P1_3_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1949 #define P1_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 1950 #define P1_4_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 1951 #define P1_4_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 1952 #define P1_4_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT4 1953 #define P1_5_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT1 1954 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1955 #define P1_5_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 1956 #define P1_5_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT4 1957 #define P1_6_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1958 #define P1_7_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1959 #define P1_7_AF_DSD_MCLK2 XMC_GPIO_MODE_OUTPUT_ALT3 1960 #define P1_7_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT4 1961 #define P1_8_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 1962 #define P1_8_AF_DSD_MCLK1 XMC_GPIO_MODE_OUTPUT_ALT3 1963 #define P1_8_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 1964 #define P1_9_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 1965 #define P1_9_AF_DSD_MCLK0 XMC_GPIO_MODE_OUTPUT_ALT3 1966 #define P1_9_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1967 #define P1_10_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1968 #define P1_10_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 1969 #define P1_11_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 1970 #define P1_11_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 1971 #define P1_12_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 1972 #define P1_12_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 1973 #define P1_13_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 1974 #define P1_13_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 1975 #define P1_14_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 1976 #define P1_14_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 1977 #define P1_15_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 1978 #define P1_15_AF_DSD_MCLK2 XMC_GPIO_MODE_OUTPUT_ALT2 1979 #define P1_15_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 1980 #define P1_15_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1981 #define P2_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT1 1982 #define P2_0_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT2 1983 #define P2_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT3 1984 #define P2_0_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 1985 #define P2_1_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT2 1986 #define P2_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT3 1987 #define P2_1_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 1988 #define P2_2_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 1989 #define P2_2_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT2 1990 #define P2_2_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 1991 #define P2_2_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT4 1992 #define P2_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 1993 #define P2_3_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 1994 #define P2_3_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 1995 #define P2_3_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT4 1996 #define P2_4_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 1997 #define P2_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1998 #define P2_4_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 1999 #define P2_4_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT4 2000 #define P2_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2001 #define P2_5_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 2002 #define P2_5_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT4 2003 #define P2_6_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT3 2004 #define P2_6_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 2005 #define P2_7_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 2006 #define P2_7_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT3 2007 #define P2_7_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 2008 #define P2_8_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 2009 #define P2_8_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT4 2010 #define P2_9_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 2011 #define P2_9_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT4 2012 #define P2_10_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT1 2013 #define P2_14_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT1 2014 #define P2_14_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2015 #define P2_14_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 2016 #define P2_15_AF_VADC_EMUX12 XMC_GPIO_MODE_OUTPUT_ALT1 2017 #define P2_15_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 2018 #define P2_15_AF_LEDTS0_LINE6 XMC_GPIO_MODE_OUTPUT_ALT4 2019 #define P3_0_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2020 #define P3_0_AF_CCU42_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 2021 #define P3_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 2022 #define P3_2_AF_USB_DRIVEVBUS XMC_GPIO_MODE_OUTPUT_ALT1 2023 #define P3_2_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 2024 #define P3_2_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT4 2025 #define P3_3_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 2026 #define P3_3_AF_CCU42_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 2027 #define P3_4_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 2028 #define P3_4_AF_CCU42_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 2029 #define P3_4_AF_DSD_MCLK3 XMC_GPIO_MODE_OUTPUT_ALT4 2030 #define P3_5_AF_U1C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 2031 #define P3_5_AF_CCU42_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 2032 #define P3_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 2033 #define P3_6_AF_U1C1_SELO4 XMC_GPIO_MODE_OUTPUT_ALT2 2034 #define P3_6_AF_CCU42_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 2035 #define P3_6_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 2036 #define P4_0_AF_DSD_MCLK1 XMC_GPIO_MODE_OUTPUT_ALT3 2037 #define P4_1_AF_U1C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2038 #define P4_1_AF_DSD_MCLK0 XMC_GPIO_MODE_OUTPUT_ALT3 2039 #define P4_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT4 2040 #define P5_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT2 2041 #define P5_0_AF_CCU81_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 2042 #define P5_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 2043 #define P5_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT2 2044 #define P5_1_AF_CCU81_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 2045 #define P5_2_AF_CCU81_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 2046 #define P5_7_AF_CCU81_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 2047 #define P5_7_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT4 2048 2049 /* HW control options */ 2050 #define P0_2_HWCTRL_U1C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 2051 #define P0_3_HWCTRL_U1C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 2052 #define P0_4_HWCTRL_U1C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 2053 #define P0_5_HWCTRL_U1C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 2054 #define P1_2_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 2055 #define P1_3_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 2056 #define P1_4_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 2057 #define P1_5_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 2058 #define P1_15_HWCTRL_DB_ETM_TRACEDATA3 XMC_GPIO_HWCTRL_PERIPHERAL1 2059 #define P2_1_HWCTRL_DB_TDO_TRACESWO XMC_GPIO_HWCTRL_PERIPHERAL1 2060 #define P2_2_HWCTRL_LEDTS0_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 2061 #define P2_3_HWCTRL_LEDTS0_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 2062 #define P2_4_HWCTRL_LEDTS0_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 2063 #define P2_5_HWCTRL_LEDTS0_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 2064 #define P2_8_HWCTRL_LEDTS0_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 2065 #define P2_9_HWCTRL_LEDTS0_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 2066 #define P2_14_HWCTRL_DB_ETM_TRACECLK XMC_GPIO_HWCTRL_PERIPHERAL1 2067 #define P2_15_HWCTRL_LEDTS0_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 2068 #define P3_6_HWCTRL_DB_ETM_TRACEDATA0 XMC_GPIO_HWCTRL_PERIPHERAL1 2069 #define P4_0_HWCTRL_DB_ETM_TRACEDATA1 XMC_GPIO_HWCTRL_PERIPHERAL1 2070 #define P4_1_HWCTRL_DB_ETM_TRACEDATA2 XMC_GPIO_HWCTRL_PERIPHERAL1 2071 #endif 2072 2073 2074 #if (UC_DEVICE == XMC4402) && (UC_PACKAGE == LQFP64) 2075 #define P0_0 XMC_GPIO_PORT0, 0 2076 #define P0_1 XMC_GPIO_PORT0, 1 2077 #define P0_2 XMC_GPIO_PORT0, 2 2078 #define P0_3 XMC_GPIO_PORT0, 3 2079 #define P0_4 XMC_GPIO_PORT0, 4 2080 #define P0_5 XMC_GPIO_PORT0, 5 2081 #define P0_6 XMC_GPIO_PORT0, 6 2082 #define P0_7 XMC_GPIO_PORT0, 7 2083 #define P0_8 XMC_GPIO_PORT0, 8 2084 #define P0_9 XMC_GPIO_PORT0, 9 2085 #define P0_10 XMC_GPIO_PORT0, 10 2086 #define P0_11 XMC_GPIO_PORT0, 11 2087 #define P1_0 XMC_GPIO_PORT1, 0 2088 #define P1_1 XMC_GPIO_PORT1, 1 2089 #define P1_2 XMC_GPIO_PORT1, 2 2090 #define P1_3 XMC_GPIO_PORT1, 3 2091 #define P1_4 XMC_GPIO_PORT1, 4 2092 #define P1_5 XMC_GPIO_PORT1, 5 2093 #define P1_8 XMC_GPIO_PORT1, 8 2094 #define P1_9 XMC_GPIO_PORT1, 9 2095 #define P1_15 XMC_GPIO_PORT1, 15 2096 #define P2_0 XMC_GPIO_PORT2, 0 2097 #define P2_1 XMC_GPIO_PORT2, 1 2098 #define P2_2 XMC_GPIO_PORT2, 2 2099 #define P2_3 XMC_GPIO_PORT2, 3 2100 #define P2_4 XMC_GPIO_PORT2, 4 2101 #define P2_5 XMC_GPIO_PORT2, 5 2102 #define P2_6 XMC_GPIO_PORT2, 6 2103 #define P2_7 XMC_GPIO_PORT2, 7 2104 #define P2_8 XMC_GPIO_PORT2, 8 2105 #define P2_9 XMC_GPIO_PORT2, 9 2106 #define P14_0 XMC_GPIO_PORT14, 0 2107 #define P14_3 XMC_GPIO_PORT14, 3 2108 #define P14_4 XMC_GPIO_PORT14, 4 2109 #define P14_5 XMC_GPIO_PORT14, 5 2110 #define P14_6 XMC_GPIO_PORT14, 6 2111 #define P14_7 XMC_GPIO_PORT14, 7 2112 #define P14_8 XMC_GPIO_PORT14, 8 2113 #define P14_9 XMC_GPIO_PORT14, 9 2114 #define P14_14 XMC_GPIO_PORT14, 14 2115 2116 2117 /* Alternate Output Function */ 2118 #define P0_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 2119 #define P0_0_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 2120 #define P0_0_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 2121 #define P0_1_AF_USB_DRIVEVBUS XMC_GPIO_MODE_OUTPUT_ALT1 2122 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2123 #define P0_1_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 2124 #define P0_1_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 2125 #define P0_2_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 2126 #define P0_2_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 2127 #define P0_2_AF_HRPWM0_OUT01 XMC_GPIO_MODE_OUTPUT_ALT4 2128 #define P0_3_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 2129 #define P0_3_AF_HRPWM0_OUT20 XMC_GPIO_MODE_OUTPUT_ALT4 2130 #define P0_4_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 2131 #define P0_4_AF_HRPWM0_OUT21 XMC_GPIO_MODE_OUTPUT_ALT4 2132 #define P0_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2133 #define P0_5_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 2134 #define P0_5_AF_HRPWM0_OUT00 XMC_GPIO_MODE_OUTPUT_ALT4 2135 #define P0_6_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 2136 #define P0_6_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT3 2137 #define P0_6_AF_HRPWM0_OUT30 XMC_GPIO_MODE_OUTPUT_ALT4 2138 #define P0_7_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 2139 #define P0_7_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 2140 #define P0_7_AF_HRPWM0_OUT11 XMC_GPIO_MODE_OUTPUT_ALT4 2141 #define P0_8_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 2142 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2143 #define P0_8_AF_HRPWM0_OUT10 XMC_GPIO_MODE_OUTPUT_ALT4 2144 #define P0_9_AF_HRPWM0_OUT31 XMC_GPIO_MODE_OUTPUT_ALT1 2145 #define P0_9_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 2146 #define P0_9_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT3 2147 #define P0_9_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 2148 #define P0_10_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2149 #define P0_10_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 2150 #define P0_10_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 2151 #define P0_11_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2152 #define P0_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT3 2153 #define P1_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT1 2154 #define P1_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 2155 #define P1_0_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 2156 #define P1_0_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 2157 #define P1_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT1 2158 #define P1_1_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2159 #define P1_1_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 2160 #define P1_1_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 2161 #define P1_2_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 2162 #define P1_2_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 2163 #define P1_3_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2164 #define P1_3_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 2165 #define P1_3_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 2166 #define P1_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 2167 #define P1_4_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 2168 #define P1_4_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 2169 #define P1_4_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT4 2170 #define P1_5_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT1 2171 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2172 #define P1_5_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 2173 #define P1_5_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT4 2174 #define P1_8_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 2175 #define P1_8_AF_DSD_MCLK1 XMC_GPIO_MODE_OUTPUT_ALT3 2176 #define P1_8_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 2177 #define P1_9_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 2178 #define P1_9_AF_DSD_MCLK0 XMC_GPIO_MODE_OUTPUT_ALT3 2179 #define P1_9_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 2180 #define P1_15_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 2181 #define P1_15_AF_DSD_MCLK2 XMC_GPIO_MODE_OUTPUT_ALT2 2182 #define P1_15_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 2183 #define P1_15_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 2184 #define P2_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT1 2185 #define P2_0_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT2 2186 #define P2_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT3 2187 #define P2_0_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 2188 #define P2_1_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT2 2189 #define P2_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT3 2190 #define P2_1_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 2191 #define P2_2_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 2192 #define P2_2_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT2 2193 #define P2_2_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 2194 #define P2_2_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT4 2195 #define P2_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 2196 #define P2_3_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 2197 #define P2_3_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 2198 #define P2_3_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT4 2199 #define P2_4_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 2200 #define P2_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2201 #define P2_4_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 2202 #define P2_4_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT4 2203 #define P2_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2204 #define P2_5_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 2205 #define P2_5_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT4 2206 #define P2_6_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT3 2207 #define P2_6_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 2208 #define P2_7_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 2209 #define P2_7_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT3 2210 #define P2_7_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 2211 #define P2_8_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 2212 #define P2_8_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT4 2213 #define P2_9_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 2214 #define P2_9_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT4 2215 2216 /* HW control options */ 2217 #define P0_2_HWCTRL_U1C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 2218 #define P0_3_HWCTRL_U1C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 2219 #define P0_4_HWCTRL_U1C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 2220 #define P0_5_HWCTRL_U1C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 2221 #define P1_2_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 2222 #define P1_3_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 2223 #define P1_4_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 2224 #define P1_5_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 2225 #define P1_15_HWCTRL_DB_ETM_TRACEDATA3 XMC_GPIO_HWCTRL_PERIPHERAL1 2226 #define P2_1_HWCTRL_DB_TDO_TRACESWO XMC_GPIO_HWCTRL_PERIPHERAL1 2227 #define P2_2_HWCTRL_LEDTS0_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 2228 #define P2_3_HWCTRL_LEDTS0_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 2229 #define P2_4_HWCTRL_LEDTS0_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 2230 #define P2_5_HWCTRL_LEDTS0_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 2231 #define P2_8_HWCTRL_LEDTS0_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 2232 #define P2_9_HWCTRL_LEDTS0_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 2233 #endif 2234 2235 2236 #if (UC_DEVICE == XMC4500) && (UC_PACKAGE == BGA144) 2237 #define P0_0 XMC_GPIO_PORT0, 0 2238 #define P0_1 XMC_GPIO_PORT0, 1 2239 #define P0_2 XMC_GPIO_PORT0, 2 2240 #define P0_3 XMC_GPIO_PORT0, 3 2241 #define P0_4 XMC_GPIO_PORT0, 4 2242 #define P0_5 XMC_GPIO_PORT0, 5 2243 #define P0_6 XMC_GPIO_PORT0, 6 2244 #define P0_7 XMC_GPIO_PORT0, 7 2245 #define P0_8 XMC_GPIO_PORT0, 8 2246 #define P0_9 XMC_GPIO_PORT0, 9 2247 #define P0_10 XMC_GPIO_PORT0, 10 2248 #define P0_11 XMC_GPIO_PORT0, 11 2249 #define P0_12 XMC_GPIO_PORT0, 12 2250 #define P0_13 XMC_GPIO_PORT0, 13 2251 #define P0_14 XMC_GPIO_PORT0, 14 2252 #define P0_15 XMC_GPIO_PORT0, 15 2253 #define P1_0 XMC_GPIO_PORT1, 0 2254 #define P1_1 XMC_GPIO_PORT1, 1 2255 #define P1_2 XMC_GPIO_PORT1, 2 2256 #define P1_3 XMC_GPIO_PORT1, 3 2257 #define P1_4 XMC_GPIO_PORT1, 4 2258 #define P1_5 XMC_GPIO_PORT1, 5 2259 #define P1_6 XMC_GPIO_PORT1, 6 2260 #define P1_7 XMC_GPIO_PORT1, 7 2261 #define P1_8 XMC_GPIO_PORT1, 8 2262 #define P1_9 XMC_GPIO_PORT1, 9 2263 #define P1_10 XMC_GPIO_PORT1, 10 2264 #define P1_11 XMC_GPIO_PORT1, 11 2265 #define P1_12 XMC_GPIO_PORT1, 12 2266 #define P1_13 XMC_GPIO_PORT1, 13 2267 #define P1_14 XMC_GPIO_PORT1, 14 2268 #define P1_15 XMC_GPIO_PORT1, 15 2269 #define P2_0 XMC_GPIO_PORT2, 0 2270 #define P2_1 XMC_GPIO_PORT2, 1 2271 #define P2_2 XMC_GPIO_PORT2, 2 2272 #define P2_3 XMC_GPIO_PORT2, 3 2273 #define P2_4 XMC_GPIO_PORT2, 4 2274 #define P2_5 XMC_GPIO_PORT2, 5 2275 #define P2_6 XMC_GPIO_PORT2, 6 2276 #define P2_7 XMC_GPIO_PORT2, 7 2277 #define P2_8 XMC_GPIO_PORT2, 8 2278 #define P2_9 XMC_GPIO_PORT2, 9 2279 #define P2_10 XMC_GPIO_PORT2, 10 2280 #define P2_11 XMC_GPIO_PORT2, 11 2281 #define P2_12 XMC_GPIO_PORT2, 12 2282 #define P2_13 XMC_GPIO_PORT2, 13 2283 #define P2_14 XMC_GPIO_PORT2, 14 2284 #define P2_15 XMC_GPIO_PORT2, 15 2285 #define P3_0 XMC_GPIO_PORT3, 0 2286 #define P3_1 XMC_GPIO_PORT3, 1 2287 #define P3_2 XMC_GPIO_PORT3, 2 2288 #define P3_3 XMC_GPIO_PORT3, 3 2289 #define P3_4 XMC_GPIO_PORT3, 4 2290 #define P3_5 XMC_GPIO_PORT3, 5 2291 #define P3_6 XMC_GPIO_PORT3, 6 2292 #define P3_7 XMC_GPIO_PORT3, 7 2293 #define P3_8 XMC_GPIO_PORT3, 8 2294 #define P3_9 XMC_GPIO_PORT3, 9 2295 #define P3_10 XMC_GPIO_PORT3, 10 2296 #define P3_11 XMC_GPIO_PORT3, 11 2297 #define P3_12 XMC_GPIO_PORT3, 12 2298 #define P3_13 XMC_GPIO_PORT3, 13 2299 #define P3_14 XMC_GPIO_PORT3, 14 2300 #define P3_15 XMC_GPIO_PORT3, 15 2301 #define P4_0 XMC_GPIO_PORT4, 0 2302 #define P4_1 XMC_GPIO_PORT4, 1 2303 #define P4_2 XMC_GPIO_PORT4, 2 2304 #define P4_3 XMC_GPIO_PORT4, 3 2305 #define P4_4 XMC_GPIO_PORT4, 4 2306 #define P4_5 XMC_GPIO_PORT4, 5 2307 #define P4_6 XMC_GPIO_PORT4, 6 2308 #define P4_7 XMC_GPIO_PORT4, 7 2309 #define P5_0 XMC_GPIO_PORT5, 0 2310 #define P5_1 XMC_GPIO_PORT5, 1 2311 #define P5_2 XMC_GPIO_PORT5, 2 2312 #define P5_3 XMC_GPIO_PORT5, 3 2313 #define P5_4 XMC_GPIO_PORT5, 4 2314 #define P5_5 XMC_GPIO_PORT5, 5 2315 #define P5_6 XMC_GPIO_PORT5, 6 2316 #define P5_7 XMC_GPIO_PORT5, 7 2317 #define P5_8 XMC_GPIO_PORT5, 8 2318 #define P5_9 XMC_GPIO_PORT5, 9 2319 #define P5_10 XMC_GPIO_PORT5, 10 2320 #define P5_11 XMC_GPIO_PORT5, 11 2321 #define P6_0 XMC_GPIO_PORT6, 0 2322 #define P6_1 XMC_GPIO_PORT6, 1 2323 #define P6_2 XMC_GPIO_PORT6, 2 2324 #define P6_3 XMC_GPIO_PORT6, 3 2325 #define P6_4 XMC_GPIO_PORT6, 4 2326 #define P6_5 XMC_GPIO_PORT6, 5 2327 #define P6_6 XMC_GPIO_PORT6, 6 2328 #define P14_0 XMC_GPIO_PORT14, 0 2329 #define P14_1 XMC_GPIO_PORT14, 1 2330 #define P14_2 XMC_GPIO_PORT14, 2 2331 #define P14_3 XMC_GPIO_PORT14, 3 2332 #define P14_4 XMC_GPIO_PORT14, 4 2333 #define P14_5 XMC_GPIO_PORT14, 5 2334 #define P14_6 XMC_GPIO_PORT14, 6 2335 #define P14_7 XMC_GPIO_PORT14, 7 2336 #define P14_8 XMC_GPIO_PORT14, 8 2337 #define P14_9 XMC_GPIO_PORT14, 9 2338 #define P14_12 XMC_GPIO_PORT14, 12 2339 #define P14_13 XMC_GPIO_PORT14, 13 2340 #define P14_14 XMC_GPIO_PORT14, 14 2341 #define P14_15 XMC_GPIO_PORT14, 15 2342 #define P15_2 XMC_GPIO_PORT15, 2 2343 #define P15_3 XMC_GPIO_PORT15, 3 2344 #define P15_4 XMC_GPIO_PORT15, 4 2345 #define P15_5 XMC_GPIO_PORT15, 5 2346 #define P15_6 XMC_GPIO_PORT15, 6 2347 #define P15_7 XMC_GPIO_PORT15, 7 2348 #define P15_8 XMC_GPIO_PORT15, 8 2349 #define P15_9 XMC_GPIO_PORT15, 9 2350 #define P15_12 XMC_GPIO_PORT15, 12 2351 #define P15_13 XMC_GPIO_PORT15, 13 2352 #define P15_14 XMC_GPIO_PORT15, 14 2353 #define P15_15 XMC_GPIO_PORT15, 15 2354 2355 2356 /* Alternate Output Function */ 2357 #define P0_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 2358 #define P0_0_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 2359 #define P0_0_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 2360 #define P0_1_AF_USB_DRIVEVBUS XMC_GPIO_MODE_OUTPUT_ALT1 2361 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2362 #define P0_1_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 2363 #define P0_1_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 2364 #define P0_2_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 2365 #define P0_2_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 2366 #define P0_3_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 2367 #define P0_4_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 2368 #define P0_4_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 2369 #define P0_5_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 2370 #define P0_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2371 #define P0_5_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 2372 #define P0_6_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 2373 #define P0_6_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 2374 #define P0_6_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT3 2375 #define P0_7_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 2376 #define P0_7_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 2377 #define P0_8_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 2378 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2379 #define P0_9_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 2380 #define P0_9_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT3 2381 #define P0_9_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 2382 #define P0_10_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 2383 #define P0_10_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2384 #define P0_10_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 2385 #define P0_10_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 2386 #define P0_11_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2387 #define P0_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT3 2388 #define P0_12_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 2389 #define P0_12_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 2390 #define P0_13_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2391 #define P0_13_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 2392 #define P0_14_AF_U1C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 2393 #define P0_14_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 2394 #define P0_15_AF_U1C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 2395 #define P0_15_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 2396 #define P1_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT1 2397 #define P1_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 2398 #define P1_0_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 2399 #define P1_0_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 2400 #define P1_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT1 2401 #define P1_1_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2402 #define P1_1_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 2403 #define P1_1_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 2404 #define P1_2_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 2405 #define P1_2_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 2406 #define P1_3_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2407 #define P1_3_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 2408 #define P1_3_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 2409 #define P1_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 2410 #define P1_4_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 2411 #define P1_4_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 2412 #define P1_4_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT4 2413 #define P1_5_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT1 2414 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2415 #define P1_5_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 2416 #define P1_5_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT4 2417 #define P1_6_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2418 #define P1_7_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2419 #define P1_7_AF_DSD_MCLK2 XMC_GPIO_MODE_OUTPUT_ALT3 2420 #define P1_8_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 2421 #define P1_8_AF_DSD_MCLK1 XMC_GPIO_MODE_OUTPUT_ALT3 2422 #define P1_9_AF_CAN_N2_TXD XMC_GPIO_MODE_OUTPUT_ALT2 2423 #define P1_9_AF_DSD_MCLK0 XMC_GPIO_MODE_OUTPUT_ALT3 2424 #define P1_10_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 2425 #define P1_10_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2426 #define P1_10_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 2427 #define P1_11_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 2428 #define P1_11_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 2429 #define P1_12_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 2430 #define P1_12_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 2431 #define P1_12_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 2432 #define P1_13_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 2433 #define P1_13_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 2434 #define P1_13_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 2435 #define P1_14_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 2436 #define P1_14_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 2437 #define P1_14_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 2438 #define P1_15_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 2439 #define P1_15_AF_DSD_MCLK2 XMC_GPIO_MODE_OUTPUT_ALT2 2440 #define P1_15_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 2441 #define P2_0_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT2 2442 #define P2_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT3 2443 #define P2_0_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 2444 #define P2_1_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT2 2445 #define P2_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT3 2446 #define P2_1_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 2447 #define P2_2_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 2448 #define P2_2_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT2 2449 #define P2_2_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 2450 #define P2_2_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT4 2451 #define P2_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 2452 #define P2_3_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 2453 #define P2_3_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 2454 #define P2_3_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT4 2455 #define P2_4_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 2456 #define P2_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2457 #define P2_4_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 2458 #define P2_4_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT4 2459 #define P2_5_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 2460 #define P2_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2461 #define P2_5_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 2462 #define P2_5_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT4 2463 #define P2_6_AF_U2C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT1 2464 #define P2_6_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT3 2465 #define P2_6_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 2466 #define P2_7_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 2467 #define P2_7_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 2468 #define P2_7_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT3 2469 #define P2_7_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 2470 #define P2_8_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 2471 #define P2_8_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 2472 #define P2_8_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT4 2473 #define P2_9_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 2474 #define P2_9_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 2475 #define P2_9_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT4 2476 #define P2_10_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT1 2477 #define P2_11_AF_ETH0_TXER XMC_GPIO_MODE_OUTPUT_ALT1 2478 #define P2_11_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 2479 #define P2_12_AF_ETH0_TXD2 XMC_GPIO_MODE_OUTPUT_ALT1 2480 #define P2_12_AF_CCU81_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 2481 #define P2_12_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT4 2482 #define P2_13_AF_ETH0_TXD3 XMC_GPIO_MODE_OUTPUT_ALT1 2483 #define P2_13_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT4 2484 #define P2_14_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT1 2485 #define P2_14_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2486 #define P2_14_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 2487 #define P2_15_AF_VADC_EMUX12 XMC_GPIO_MODE_OUTPUT_ALT1 2488 #define P2_15_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 2489 #define P2_15_AF_LEDTS0_LINE6 XMC_GPIO_MODE_OUTPUT_ALT4 2490 #define P3_0_AF_U2C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 2491 #define P3_0_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2492 #define P3_0_AF_CCU42_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 2493 #define P3_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 2494 #define P3_2_AF_USB_DRIVEVBUS XMC_GPIO_MODE_OUTPUT_ALT1 2495 #define P3_2_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 2496 #define P3_2_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT4 2497 #define P3_3_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 2498 #define P3_3_AF_CCU42_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 2499 #define P3_4_AF_U2C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 2500 #define P3_4_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 2501 #define P3_4_AF_CCU42_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 2502 #define P3_4_AF_DSD_MCLK3 XMC_GPIO_MODE_OUTPUT_ALT4 2503 #define P3_5_AF_U2C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 2504 #define P3_5_AF_U1C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 2505 #define P3_5_AF_CCU42_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 2506 #define P3_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 2507 #define P3_6_AF_U2C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 2508 #define P3_6_AF_U1C1_SELO4 XMC_GPIO_MODE_OUTPUT_ALT2 2509 #define P3_6_AF_CCU42_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 2510 #define P3_6_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 2511 #define P3_7_AF_CAN_N2_TXD XMC_GPIO_MODE_OUTPUT_ALT2 2512 #define P3_7_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 2513 #define P3_7_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT4 2514 #define P3_8_AF_U2C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 2515 #define P3_8_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 2516 #define P3_8_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 2517 #define P3_8_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT4 2518 #define P3_9_AF_U2C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 2519 #define P3_9_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 2520 #define P3_9_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 2521 #define P3_9_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT4 2522 #define P3_10_AF_U2C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 2523 #define P3_10_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 2524 #define P3_10_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 2525 #define P3_10_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT4 2526 #define P3_11_AF_U2C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 2527 #define P3_11_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 2528 #define P3_11_AF_CCU42_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 2529 #define P3_11_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT4 2530 #define P3_12_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 2531 #define P3_12_AF_CCU42_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 2532 #define P3_12_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT4 2533 #define P3_13_AF_U2C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 2534 #define P3_13_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2535 #define P3_13_AF_CCU42_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 2536 #define P3_13_AF_LEDTS0_LINE6 XMC_GPIO_MODE_OUTPUT_ALT4 2537 #define P3_14_AF_U1C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 2538 #define P3_15_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2539 #define P4_0_AF_DSD_MCLK1 XMC_GPIO_MODE_OUTPUT_ALT3 2540 #define P4_1_AF_U2C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 2541 #define P4_1_AF_U1C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2542 #define P4_1_AF_DSD_MCLK0 XMC_GPIO_MODE_OUTPUT_ALT3 2543 #define P4_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT4 2544 #define P4_2_AF_U2C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT1 2545 #define P4_2_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2546 #define P4_2_AF_U2C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 2547 #define P4_3_AF_U2C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT1 2548 #define P4_3_AF_U0C0_SELO5 XMC_GPIO_MODE_OUTPUT_ALT2 2549 #define P4_3_AF_CCU43_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 2550 #define P4_4_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT2 2551 #define P4_4_AF_CCU43_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 2552 #define P4_5_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 2553 #define P4_5_AF_CCU43_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 2554 #define P4_6_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 2555 #define P4_6_AF_CCU43_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 2556 #define P4_7_AF_CAN_N2_TXD XMC_GPIO_MODE_OUTPUT_ALT2 2557 #define P5_0_AF_U2C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 2558 #define P5_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT2 2559 #define P5_0_AF_CCU81_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 2560 #define P5_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 2561 #define P5_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT2 2562 #define P5_1_AF_CCU81_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 2563 #define P5_2_AF_U2C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 2564 #define P5_2_AF_CCU81_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 2565 #define P5_3_AF_U2C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 2566 #define P5_3_AF_CCU81_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 2567 #define P5_4_AF_U2C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT1 2568 #define P5_4_AF_CCU81_OUT13 XMC_GPIO_MODE_OUTPUT_ALT3 2569 #define P5_5_AF_U2C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT1 2570 #define P5_5_AF_CCU81_OUT12 XMC_GPIO_MODE_OUTPUT_ALT3 2571 #define P5_6_AF_U2C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT1 2572 #define P5_6_AF_CCU81_OUT03 XMC_GPIO_MODE_OUTPUT_ALT3 2573 #define P5_7_AF_CCU81_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 2574 #define P5_7_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT4 2575 #define P5_8_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2576 #define P5_8_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 2577 #define P5_9_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 2578 #define P5_9_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 2579 #define P5_9_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT4 2580 #define P5_10_AF_U1C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2581 #define P5_10_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 2582 #define P5_10_AF_LEDTS0_LINE7 XMC_GPIO_MODE_OUTPUT_ALT4 2583 #define P5_11_AF_U1C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 2584 #define P5_11_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 2585 #define P6_0_AF_ETH0_TXD2 XMC_GPIO_MODE_OUTPUT_ALT1 2586 #define P6_0_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 2587 #define P6_0_AF_CCU81_OUT31 XMC_GPIO_MODE_OUTPUT_ALT3 2588 #define P6_1_AF_ETH0_TXD3 XMC_GPIO_MODE_OUTPUT_ALT1 2589 #define P6_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 2590 #define P6_1_AF_CCU81_OUT30 XMC_GPIO_MODE_OUTPUT_ALT3 2591 #define P6_2_AF_ETH0_TXER XMC_GPIO_MODE_OUTPUT_ALT1 2592 #define P6_2_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2593 #define P6_2_AF_CCU43_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 2594 #define P6_3_AF_CCU43_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 2595 #define P6_4_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2596 #define P6_4_AF_CCU43_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 2597 #define P6_5_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2598 #define P6_5_AF_CCU43_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 2599 #define P6_6_AF_DSD_MCLK3 XMC_GPIO_MODE_OUTPUT_ALT3 2600 2601 /* HW control options */ 2602 #define P0_2_HWCTRL_U1C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 2603 #define P0_2_HWCTRL_EBU_AD0 XMC_GPIO_HWCTRL_PERIPHERAL2 2604 #define P0_3_HWCTRL_U1C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 2605 #define P0_3_HWCTRL_EBU_AD1 XMC_GPIO_HWCTRL_PERIPHERAL2 2606 #define P0_4_HWCTRL_U1C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 2607 #define P0_4_HWCTRL_EBU_AD2 XMC_GPIO_HWCTRL_PERIPHERAL2 2608 #define P0_5_HWCTRL_U1C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 2609 #define P0_5_HWCTRL_EBU_AD3 XMC_GPIO_HWCTRL_PERIPHERAL2 2610 #define P0_6_HWCTRL_EBU_ADV XMC_GPIO_HWCTRL_PERIPHERAL2 2611 #define P0_7_HWCTRL_EBU_AD6 XMC_GPIO_HWCTRL_PERIPHERAL2 2612 #define P0_8_HWCTRL_EBU_AD7 XMC_GPIO_HWCTRL_PERIPHERAL2 2613 #define P0_9_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 2614 #define P0_9_HWCTRL_EBU_CS1 XMC_GPIO_HWCTRL_PERIPHERAL2 2615 #define P0_11_HWCTRL_SDMMC_RESET XMC_GPIO_HWCTRL_PERIPHERAL1 2616 #define P0_11_HWCTRL_EBU_BREQ XMC_GPIO_HWCTRL_PERIPHERAL2 2617 #define P0_12_HWCTRL_EBU_HLDA_OUT XMC_GPIO_HWCTRL_PERIPHERAL2 2618 #define P0_14_HWCTRL_U1C1_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 2619 #define P0_15_HWCTRL_U1C1_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 2620 #define P1_2_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 2621 #define P1_2_HWCTRL_EBU_AD14 XMC_GPIO_HWCTRL_PERIPHERAL2 2622 #define P1_3_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 2623 #define P1_3_HWCTRL_EBU_AD15 XMC_GPIO_HWCTRL_PERIPHERAL2 2624 #define P1_4_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 2625 #define P1_5_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 2626 #define P1_6_HWCTRL_SDMMC_DATA_OUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 2627 #define P1_6_HWCTRL_EBU_AD10 XMC_GPIO_HWCTRL_PERIPHERAL2 2628 #define P1_7_HWCTRL_SDMMC_DATA_OUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 2629 #define P1_7_HWCTRL_EBU_AD11 XMC_GPIO_HWCTRL_PERIPHERAL2 2630 #define P1_8_HWCTRL_SDMMC_DATA_OUT4 XMC_GPIO_HWCTRL_PERIPHERAL1 2631 #define P1_8_HWCTRL_EBU_AD12 XMC_GPIO_HWCTRL_PERIPHERAL2 2632 #define P1_9_HWCTRL_SDMMC_DATA_OUT5 XMC_GPIO_HWCTRL_PERIPHERAL1 2633 #define P1_9_HWCTRL_EBU_AD13 XMC_GPIO_HWCTRL_PERIPHERAL2 2634 #define P1_11_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 2635 #define P1_12_HWCTRL_SDMMC_DATA_OUT6 XMC_GPIO_HWCTRL_PERIPHERAL1 2636 #define P1_12_HWCTRL_EBU_AD16 XMC_GPIO_HWCTRL_PERIPHERAL2 2637 #define P1_13_HWCTRL_SDMMC_DATA_OUT7 XMC_GPIO_HWCTRL_PERIPHERAL1 2638 #define P1_13_HWCTRL_EBU_AD17 XMC_GPIO_HWCTRL_PERIPHERAL2 2639 #define P1_14_HWCTRL_EBU_AD18 XMC_GPIO_HWCTRL_PERIPHERAL2 2640 #define P1_15_HWCTRL_EBU_AD19 XMC_GPIO_HWCTRL_PERIPHERAL2 2641 #define P2_0_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 2642 #define P2_0_HWCTRL_EBU_AD20 XMC_GPIO_HWCTRL_PERIPHERAL2 2643 #define P2_1_HWCTRL_DB_TDO_TRACESWO XMC_GPIO_HWCTRL_PERIPHERAL1 2644 #define P2_1_HWCTRL_EBU_AD21 XMC_GPIO_HWCTRL_PERIPHERAL2 2645 #define P2_2_HWCTRL_LEDTS0_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 2646 #define P2_2_HWCTRL_EBU_AD22 XMC_GPIO_HWCTRL_PERIPHERAL2 2647 #define P2_3_HWCTRL_LEDTS0_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 2648 #define P2_3_HWCTRL_EBU_AD23 XMC_GPIO_HWCTRL_PERIPHERAL2 2649 #define P2_4_HWCTRL_LEDTS0_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 2650 #define P2_4_HWCTRL_EBU_AD24 XMC_GPIO_HWCTRL_PERIPHERAL2 2651 #define P2_5_HWCTRL_LEDTS0_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 2652 #define P2_5_HWCTRL_EBU_AD25 XMC_GPIO_HWCTRL_PERIPHERAL2 2653 #define P2_6_HWCTRL_U2C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 2654 #define P2_8_HWCTRL_LEDTS0_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 2655 #define P2_8_HWCTRL_EBU_AD26 XMC_GPIO_HWCTRL_PERIPHERAL2 2656 #define P2_9_HWCTRL_LEDTS0_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 2657 #define P2_9_HWCTRL_EBU_AD27 XMC_GPIO_HWCTRL_PERIPHERAL2 2658 #define P2_10_HWCTRL_DB_ETM_TRACEDATA3 XMC_GPIO_HWCTRL_PERIPHERAL1 2659 #define P2_10_HWCTRL_EBU_AD28 XMC_GPIO_HWCTRL_PERIPHERAL2 2660 #define P2_11_HWCTRL_DB_ETM_TRACEDATA2 XMC_GPIO_HWCTRL_PERIPHERAL1 2661 #define P2_11_HWCTRL_EBU_AD29 XMC_GPIO_HWCTRL_PERIPHERAL2 2662 #define P2_12_HWCTRL_DB_ETM_TRACEDATA1 XMC_GPIO_HWCTRL_PERIPHERAL1 2663 #define P2_12_HWCTRL_EBU_AD30 XMC_GPIO_HWCTRL_PERIPHERAL2 2664 #define P2_13_HWCTRL_DB_ETM_TRACEDATA0 XMC_GPIO_HWCTRL_PERIPHERAL1 2665 #define P2_13_HWCTRL_EBU_AD31 XMC_GPIO_HWCTRL_PERIPHERAL2 2666 #define P2_14_HWCTRL_DB_ETM_TRACECLK XMC_GPIO_HWCTRL_PERIPHERAL1 2667 #define P2_14_HWCTRL_EBU_BC0 XMC_GPIO_HWCTRL_PERIPHERAL2 2668 #define P2_15_HWCTRL_LEDTS0_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 2669 #define P2_15_HWCTRL_EBU_BC1 XMC_GPIO_HWCTRL_PERIPHERAL2 2670 #define P3_0_HWCTRL_EBU_RD XMC_GPIO_HWCTRL_PERIPHERAL2 2671 #define P3_1_HWCTRL_EBU_RD_NWR XMC_GPIO_HWCTRL_PERIPHERAL2 2672 #define P3_2_HWCTRL_EBU_CS0 XMC_GPIO_HWCTRL_PERIPHERAL2 2673 #define P3_3_HWCTRL_SDMMC_LED XMC_GPIO_HWCTRL_PERIPHERAL1 2674 #define P3_4_HWCTRL_SDMMC_BUS_POWER XMC_GPIO_HWCTRL_PERIPHERAL1 2675 #define P3_5_HWCTRL_SDMMC_CMD_OUT XMC_GPIO_HWCTRL_PERIPHERAL1 2676 #define P3_5_HWCTRL_EBU_AD4 XMC_GPIO_HWCTRL_PERIPHERAL2 2677 #define P3_6_HWCTRL_SDMMC_CLK_OUT XMC_GPIO_HWCTRL_PERIPHERAL1 2678 #define P3_6_HWCTRL_EBU_AD5 XMC_GPIO_HWCTRL_PERIPHERAL2 2679 #define P3_10_HWCTRL_U0C1_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 2680 #define P3_11_HWCTRL_U0C1_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 2681 #define P3_12_HWCTRL_U0C1_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 2682 #define P3_13_HWCTRL_U0C1_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 2683 #define P3_14_HWCTRL_U1C1_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 2684 #define P3_15_HWCTRL_U1C1_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 2685 #define P4_0_HWCTRL_SDMMC_DATA_OUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 2686 #define P4_0_HWCTRL_EBU_AD8 XMC_GPIO_HWCTRL_PERIPHERAL2 2687 #define P4_1_HWCTRL_SDMMC_DATA_OUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 2688 #define P4_1_HWCTRL_EBU_AD9 XMC_GPIO_HWCTRL_PERIPHERAL2 2689 #define P4_4_HWCTRL_U2C1_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 2690 #define P4_5_HWCTRL_U2C1_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 2691 #define P4_6_HWCTRL_U2C1_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 2692 #define P4_7_HWCTRL_U2C1_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 2693 #define P5_0_HWCTRL_U2C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 2694 #define P5_1_HWCTRL_U2C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 2695 #define P5_3_HWCTRL_EBU_CKE XMC_GPIO_HWCTRL_PERIPHERAL1 2696 #define P5_3_HWCTRL_EBU_A20 XMC_GPIO_HWCTRL_PERIPHERAL2 2697 #define P5_4_HWCTRL_EBU_RAS XMC_GPIO_HWCTRL_PERIPHERAL1 2698 #define P5_4_HWCTRL_EBU_A21 XMC_GPIO_HWCTRL_PERIPHERAL2 2699 #define P5_5_HWCTRL_EBU_CAS XMC_GPIO_HWCTRL_PERIPHERAL1 2700 #define P5_5_HWCTRL_EBU_A22 XMC_GPIO_HWCTRL_PERIPHERAL2 2701 #define P5_6_HWCTRL_EBU_BFCLKO XMC_GPIO_HWCTRL_PERIPHERAL1 2702 #define P5_6_HWCTRL_EBU_A23 XMC_GPIO_HWCTRL_PERIPHERAL2 2703 #define P5_7_HWCTRL_U2C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 2704 #define P5_8_HWCTRL_EBU_SDCLKO XMC_GPIO_HWCTRL_PERIPHERAL1 2705 #define P5_8_HWCTRL_EBU_CS2 XMC_GPIO_HWCTRL_PERIPHERAL2 2706 #define P5_9_HWCTRL_EBU_BFCLKO XMC_GPIO_HWCTRL_PERIPHERAL1 2707 #define P5_9_HWCTRL_EBU_CS3 XMC_GPIO_HWCTRL_PERIPHERAL2 2708 #define P5_10_HWCTRL_LEDTS0_TSIN7 XMC_GPIO_HWCTRL_PERIPHERAL1 2709 #define P6_0_HWCTRL_DB_ETM_TRACECLK XMC_GPIO_HWCTRL_PERIPHERAL1 2710 #define P6_0_HWCTRL_EBU_A16 XMC_GPIO_HWCTRL_PERIPHERAL2 2711 #define P6_1_HWCTRL_DB_ETM_TRACEDATA3 XMC_GPIO_HWCTRL_PERIPHERAL1 2712 #define P6_1_HWCTRL_EBU_A17 XMC_GPIO_HWCTRL_PERIPHERAL2 2713 #define P6_2_HWCTRL_DB_ETM_TRACEDATA2 XMC_GPIO_HWCTRL_PERIPHERAL1 2714 #define P6_2_HWCTRL_EBU_A18 XMC_GPIO_HWCTRL_PERIPHERAL2 2715 #define P6_4_HWCTRL_EBU_SDCLKO XMC_GPIO_HWCTRL_PERIPHERAL1 2716 #define P6_4_HWCTRL_EBU_A19 XMC_GPIO_HWCTRL_PERIPHERAL2 2717 #define P6_5_HWCTRL_DB_ETM_TRACEDATA1 XMC_GPIO_HWCTRL_PERIPHERAL1 2718 #define P6_5_HWCTRL_EBU_BC2 XMC_GPIO_HWCTRL_PERIPHERAL2 2719 #define P6_6_HWCTRL_DB_ETM_TRACEDATA0 XMC_GPIO_HWCTRL_PERIPHERAL1 2720 #define P6_6_HWCTRL_EBU_BC3 XMC_GPIO_HWCTRL_PERIPHERAL2 2721 #endif 2722 2723 2724 #if (UC_DEVICE == XMC4500) && (UC_PACKAGE == LQFP100) 2725 #define P0_0 XMC_GPIO_PORT0, 0 2726 #define P0_1 XMC_GPIO_PORT0, 1 2727 #define P0_2 XMC_GPIO_PORT0, 2 2728 #define P0_3 XMC_GPIO_PORT0, 3 2729 #define P0_4 XMC_GPIO_PORT0, 4 2730 #define P0_5 XMC_GPIO_PORT0, 5 2731 #define P0_6 XMC_GPIO_PORT0, 6 2732 #define P0_7 XMC_GPIO_PORT0, 7 2733 #define P0_8 XMC_GPIO_PORT0, 8 2734 #define P0_9 XMC_GPIO_PORT0, 9 2735 #define P0_10 XMC_GPIO_PORT0, 10 2736 #define P0_11 XMC_GPIO_PORT0, 11 2737 #define P0_12 XMC_GPIO_PORT0, 12 2738 #define P1_0 XMC_GPIO_PORT1, 0 2739 #define P1_1 XMC_GPIO_PORT1, 1 2740 #define P1_2 XMC_GPIO_PORT1, 2 2741 #define P1_3 XMC_GPIO_PORT1, 3 2742 #define P1_4 XMC_GPIO_PORT1, 4 2743 #define P1_5 XMC_GPIO_PORT1, 5 2744 #define P1_6 XMC_GPIO_PORT1, 6 2745 #define P1_7 XMC_GPIO_PORT1, 7 2746 #define P1_8 XMC_GPIO_PORT1, 8 2747 #define P1_9 XMC_GPIO_PORT1, 9 2748 #define P1_10 XMC_GPIO_PORT1, 10 2749 #define P1_11 XMC_GPIO_PORT1, 11 2750 #define P1_12 XMC_GPIO_PORT1, 12 2751 #define P1_13 XMC_GPIO_PORT1, 13 2752 #define P1_14 XMC_GPIO_PORT1, 14 2753 #define P1_15 XMC_GPIO_PORT1, 15 2754 #define P2_0 XMC_GPIO_PORT2, 0 2755 #define P2_1 XMC_GPIO_PORT2, 1 2756 #define P2_2 XMC_GPIO_PORT2, 2 2757 #define P2_3 XMC_GPIO_PORT2, 3 2758 #define P2_4 XMC_GPIO_PORT2, 4 2759 #define P2_5 XMC_GPIO_PORT2, 5 2760 #define P2_6 XMC_GPIO_PORT2, 6 2761 #define P2_7 XMC_GPIO_PORT2, 7 2762 #define P2_8 XMC_GPIO_PORT2, 8 2763 #define P2_9 XMC_GPIO_PORT2, 9 2764 #define P2_10 XMC_GPIO_PORT2, 10 2765 #define P2_14 XMC_GPIO_PORT2, 14 2766 #define P2_15 XMC_GPIO_PORT2, 15 2767 #define P3_0 XMC_GPIO_PORT3, 0 2768 #define P3_1 XMC_GPIO_PORT3, 1 2769 #define P3_2 XMC_GPIO_PORT3, 2 2770 #define P3_3 XMC_GPIO_PORT3, 3 2771 #define P3_4 XMC_GPIO_PORT3, 4 2772 #define P3_5 XMC_GPIO_PORT3, 5 2773 #define P3_6 XMC_GPIO_PORT3, 6 2774 #define P4_0 XMC_GPIO_PORT4, 0 2775 #define P4_1 XMC_GPIO_PORT4, 1 2776 #define P5_0 XMC_GPIO_PORT5, 0 2777 #define P5_1 XMC_GPIO_PORT5, 1 2778 #define P5_2 XMC_GPIO_PORT5, 2 2779 #define P5_7 XMC_GPIO_PORT5, 7 2780 #define P14_0 XMC_GPIO_PORT14, 0 2781 #define P14_1 XMC_GPIO_PORT14, 1 2782 #define P14_2 XMC_GPIO_PORT14, 2 2783 #define P14_3 XMC_GPIO_PORT14, 3 2784 #define P14_4 XMC_GPIO_PORT14, 4 2785 #define P14_5 XMC_GPIO_PORT14, 5 2786 #define P14_6 XMC_GPIO_PORT14, 6 2787 #define P14_7 XMC_GPIO_PORT14, 7 2788 #define P14_8 XMC_GPIO_PORT14, 8 2789 #define P14_9 XMC_GPIO_PORT14, 9 2790 #define P14_12 XMC_GPIO_PORT14, 12 2791 #define P14_13 XMC_GPIO_PORT14, 13 2792 #define P14_14 XMC_GPIO_PORT14, 14 2793 #define P14_15 XMC_GPIO_PORT14, 15 2794 #define P15_2 XMC_GPIO_PORT15, 2 2795 #define P15_3 XMC_GPIO_PORT15, 3 2796 #define P15_8 XMC_GPIO_PORT15, 8 2797 #define P15_9 XMC_GPIO_PORT15, 9 2798 2799 2800 /* Alternate Output Function */ 2801 #define P0_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 2802 #define P0_0_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 2803 #define P0_0_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 2804 #define P0_1_AF_USB_DRIVEVBUS XMC_GPIO_MODE_OUTPUT_ALT1 2805 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2806 #define P0_1_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 2807 #define P0_1_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 2808 #define P0_2_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 2809 #define P0_2_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 2810 #define P0_3_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 2811 #define P0_4_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 2812 #define P0_4_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 2813 #define P0_5_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 2814 #define P0_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2815 #define P0_5_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 2816 #define P0_6_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 2817 #define P0_6_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 2818 #define P0_6_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT3 2819 #define P0_7_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 2820 #define P0_7_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 2821 #define P0_8_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 2822 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2823 #define P0_9_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 2824 #define P0_9_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT3 2825 #define P0_9_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 2826 #define P0_10_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 2827 #define P0_10_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2828 #define P0_10_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 2829 #define P0_10_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 2830 #define P0_11_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2831 #define P0_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT3 2832 #define P0_12_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 2833 #define P0_12_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 2834 #define P1_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT1 2835 #define P1_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 2836 #define P1_0_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 2837 #define P1_0_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 2838 #define P1_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT1 2839 #define P1_1_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2840 #define P1_1_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 2841 #define P1_1_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 2842 #define P1_2_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 2843 #define P1_2_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 2844 #define P1_3_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2845 #define P1_3_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 2846 #define P1_3_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 2847 #define P1_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 2848 #define P1_4_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 2849 #define P1_4_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 2850 #define P1_4_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT4 2851 #define P1_5_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT1 2852 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2853 #define P1_5_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 2854 #define P1_5_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT4 2855 #define P1_6_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2856 #define P1_7_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2857 #define P1_7_AF_DSD_MCLK2 XMC_GPIO_MODE_OUTPUT_ALT3 2858 #define P1_8_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 2859 #define P1_8_AF_DSD_MCLK1 XMC_GPIO_MODE_OUTPUT_ALT3 2860 #define P1_9_AF_CAN_N2_TXD XMC_GPIO_MODE_OUTPUT_ALT2 2861 #define P1_9_AF_DSD_MCLK0 XMC_GPIO_MODE_OUTPUT_ALT3 2862 #define P1_10_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 2863 #define P1_10_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2864 #define P1_10_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 2865 #define P1_11_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 2866 #define P1_11_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 2867 #define P1_12_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 2868 #define P1_12_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 2869 #define P1_12_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 2870 #define P1_13_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 2871 #define P1_13_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 2872 #define P1_13_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 2873 #define P1_14_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 2874 #define P1_14_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 2875 #define P1_14_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 2876 #define P1_15_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 2877 #define P1_15_AF_DSD_MCLK2 XMC_GPIO_MODE_OUTPUT_ALT2 2878 #define P1_15_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 2879 #define P2_0_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT2 2880 #define P2_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT3 2881 #define P2_0_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 2882 #define P2_1_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT2 2883 #define P2_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT3 2884 #define P2_1_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 2885 #define P2_2_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 2886 #define P2_2_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT2 2887 #define P2_2_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 2888 #define P2_2_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT4 2889 #define P2_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 2890 #define P2_3_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 2891 #define P2_3_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 2892 #define P2_3_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT4 2893 #define P2_4_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 2894 #define P2_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2895 #define P2_4_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 2896 #define P2_4_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT4 2897 #define P2_5_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 2898 #define P2_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2899 #define P2_5_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 2900 #define P2_5_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT4 2901 #define P2_6_AF_U2C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT1 2902 #define P2_6_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT3 2903 #define P2_6_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 2904 #define P2_7_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 2905 #define P2_7_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 2906 #define P2_7_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT3 2907 #define P2_7_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 2908 #define P2_8_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 2909 #define P2_8_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 2910 #define P2_8_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT4 2911 #define P2_9_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 2912 #define P2_9_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 2913 #define P2_9_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT4 2914 #define P2_10_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT1 2915 #define P2_14_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT1 2916 #define P2_14_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2917 #define P2_14_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 2918 #define P2_15_AF_VADC_EMUX12 XMC_GPIO_MODE_OUTPUT_ALT1 2919 #define P2_15_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 2920 #define P2_15_AF_LEDTS0_LINE6 XMC_GPIO_MODE_OUTPUT_ALT4 2921 #define P3_0_AF_U2C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 2922 #define P3_0_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2923 #define P3_0_AF_CCU42_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 2924 #define P3_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 2925 #define P3_2_AF_USB_DRIVEVBUS XMC_GPIO_MODE_OUTPUT_ALT1 2926 #define P3_2_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 2927 #define P3_2_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT4 2928 #define P3_3_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 2929 #define P3_3_AF_CCU42_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 2930 #define P3_4_AF_U2C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 2931 #define P3_4_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 2932 #define P3_4_AF_CCU42_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 2933 #define P3_4_AF_DSD_MCLK3 XMC_GPIO_MODE_OUTPUT_ALT4 2934 #define P3_5_AF_U2C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 2935 #define P3_5_AF_U1C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 2936 #define P3_5_AF_CCU42_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 2937 #define P3_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 2938 #define P3_6_AF_U2C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 2939 #define P3_6_AF_U1C1_SELO4 XMC_GPIO_MODE_OUTPUT_ALT2 2940 #define P3_6_AF_CCU42_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 2941 #define P3_6_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 2942 #define P4_0_AF_DSD_MCLK1 XMC_GPIO_MODE_OUTPUT_ALT3 2943 #define P4_1_AF_U2C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 2944 #define P4_1_AF_U1C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2945 #define P4_1_AF_DSD_MCLK0 XMC_GPIO_MODE_OUTPUT_ALT3 2946 #define P4_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT4 2947 #define P5_0_AF_U2C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 2948 #define P5_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT2 2949 #define P5_0_AF_CCU81_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 2950 #define P5_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 2951 #define P5_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT2 2952 #define P5_1_AF_CCU81_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 2953 #define P5_2_AF_U2C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 2954 #define P5_2_AF_CCU81_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 2955 #define P5_7_AF_CCU81_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 2956 #define P5_7_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT4 2957 2958 /* HW control options */ 2959 #define P0_2_HWCTRL_U1C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 2960 #define P0_2_HWCTRL_EBU_AD0 XMC_GPIO_HWCTRL_PERIPHERAL2 2961 #define P0_3_HWCTRL_U1C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 2962 #define P0_3_HWCTRL_EBU_AD1 XMC_GPIO_HWCTRL_PERIPHERAL2 2963 #define P0_4_HWCTRL_U1C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 2964 #define P0_4_HWCTRL_EBU_AD2 XMC_GPIO_HWCTRL_PERIPHERAL2 2965 #define P0_5_HWCTRL_U1C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 2966 #define P0_5_HWCTRL_EBU_AD3 XMC_GPIO_HWCTRL_PERIPHERAL2 2967 #define P0_6_HWCTRL_EBU_ADV XMC_GPIO_HWCTRL_PERIPHERAL2 2968 #define P0_7_HWCTRL_EBU_AD6 XMC_GPIO_HWCTRL_PERIPHERAL2 2969 #define P0_8_HWCTRL_EBU_AD7 XMC_GPIO_HWCTRL_PERIPHERAL2 2970 #define P0_9_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 2971 #define P0_9_HWCTRL_EBU_CS1 XMC_GPIO_HWCTRL_PERIPHERAL2 2972 #define P0_11_HWCTRL_SDMMC_RESET XMC_GPIO_HWCTRL_PERIPHERAL1 2973 #define P0_11_HWCTRL_EBU_BREQ XMC_GPIO_HWCTRL_PERIPHERAL2 2974 #define P0_12_HWCTRL_EBU_HLDA_OUT XMC_GPIO_HWCTRL_PERIPHERAL2 2975 #define P1_2_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 2976 #define P1_2_HWCTRL_EBU_AD14 XMC_GPIO_HWCTRL_PERIPHERAL2 2977 #define P1_3_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 2978 #define P1_3_HWCTRL_EBU_AD15 XMC_GPIO_HWCTRL_PERIPHERAL2 2979 #define P1_4_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 2980 #define P1_5_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 2981 #define P1_6_HWCTRL_SDMMC_DATA_OUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 2982 #define P1_6_HWCTRL_EBU_AD10 XMC_GPIO_HWCTRL_PERIPHERAL2 2983 #define P1_7_HWCTRL_SDMMC_DATA_OUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 2984 #define P1_7_HWCTRL_EBU_AD11 XMC_GPIO_HWCTRL_PERIPHERAL2 2985 #define P1_8_HWCTRL_SDMMC_DATA_OUT4 XMC_GPIO_HWCTRL_PERIPHERAL1 2986 #define P1_8_HWCTRL_EBU_AD12 XMC_GPIO_HWCTRL_PERIPHERAL2 2987 #define P1_9_HWCTRL_SDMMC_DATA_OUT5 XMC_GPIO_HWCTRL_PERIPHERAL1 2988 #define P1_9_HWCTRL_EBU_AD13 XMC_GPIO_HWCTRL_PERIPHERAL2 2989 #define P1_11_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 2990 #define P1_12_HWCTRL_SDMMC_DATA_OUT6 XMC_GPIO_HWCTRL_PERIPHERAL1 2991 #define P1_12_HWCTRL_EBU_AD16 XMC_GPIO_HWCTRL_PERIPHERAL2 2992 #define P1_13_HWCTRL_SDMMC_DATA_OUT7 XMC_GPIO_HWCTRL_PERIPHERAL1 2993 #define P1_13_HWCTRL_EBU_AD17 XMC_GPIO_HWCTRL_PERIPHERAL2 2994 #define P1_14_HWCTRL_EBU_AD18 XMC_GPIO_HWCTRL_PERIPHERAL2 2995 #define P1_15_HWCTRL_EBU_AD19 XMC_GPIO_HWCTRL_PERIPHERAL2 2996 #define P2_0_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 2997 #define P2_0_HWCTRL_EBU_AD20 XMC_GPIO_HWCTRL_PERIPHERAL2 2998 #define P2_1_HWCTRL_DB_TDO_TRACESWO XMC_GPIO_HWCTRL_PERIPHERAL1 2999 #define P2_1_HWCTRL_EBU_AD21 XMC_GPIO_HWCTRL_PERIPHERAL2 3000 #define P2_2_HWCTRL_LEDTS0_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 3001 #define P2_2_HWCTRL_EBU_AD22 XMC_GPIO_HWCTRL_PERIPHERAL2 3002 #define P2_3_HWCTRL_LEDTS0_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 3003 #define P2_3_HWCTRL_EBU_AD23 XMC_GPIO_HWCTRL_PERIPHERAL2 3004 #define P2_4_HWCTRL_LEDTS0_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 3005 #define P2_4_HWCTRL_EBU_AD24 XMC_GPIO_HWCTRL_PERIPHERAL2 3006 #define P2_5_HWCTRL_LEDTS0_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 3007 #define P2_5_HWCTRL_EBU_AD25 XMC_GPIO_HWCTRL_PERIPHERAL2 3008 #define P2_6_HWCTRL_U2C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 3009 #define P2_8_HWCTRL_LEDTS0_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 3010 #define P2_8_HWCTRL_EBU_AD26 XMC_GPIO_HWCTRL_PERIPHERAL2 3011 #define P2_9_HWCTRL_LEDTS0_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 3012 #define P2_9_HWCTRL_EBU_AD27 XMC_GPIO_HWCTRL_PERIPHERAL2 3013 #define P2_10_HWCTRL_DB_ETM_TRACEDATA3 XMC_GPIO_HWCTRL_PERIPHERAL1 3014 #define P2_10_HWCTRL_EBU_AD28 XMC_GPIO_HWCTRL_PERIPHERAL2 3015 #define P2_14_HWCTRL_DB_ETM_TRACECLK XMC_GPIO_HWCTRL_PERIPHERAL1 3016 #define P2_14_HWCTRL_EBU_BC0 XMC_GPIO_HWCTRL_PERIPHERAL2 3017 #define P2_15_HWCTRL_LEDTS0_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 3018 #define P2_15_HWCTRL_EBU_BC1 XMC_GPIO_HWCTRL_PERIPHERAL2 3019 #define P3_0_HWCTRL_EBU_RD XMC_GPIO_HWCTRL_PERIPHERAL2 3020 #define P3_1_HWCTRL_EBU_RD_NWR XMC_GPIO_HWCTRL_PERIPHERAL2 3021 #define P3_2_HWCTRL_EBU_CS0 XMC_GPIO_HWCTRL_PERIPHERAL2 3022 #define P3_3_HWCTRL_SDMMC_LED XMC_GPIO_HWCTRL_PERIPHERAL1 3023 #define P3_4_HWCTRL_SDMMC_BUS_POWER XMC_GPIO_HWCTRL_PERIPHERAL1 3024 #define P3_5_HWCTRL_SDMMC_CMD_OUT XMC_GPIO_HWCTRL_PERIPHERAL1 3025 #define P3_5_HWCTRL_EBU_AD4 XMC_GPIO_HWCTRL_PERIPHERAL2 3026 #define P3_6_HWCTRL_SDMMC_CLK_OUT XMC_GPIO_HWCTRL_PERIPHERAL1 3027 #define P3_6_HWCTRL_EBU_AD5 XMC_GPIO_HWCTRL_PERIPHERAL2 3028 #define P4_0_HWCTRL_SDMMC_DATA_OUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 3029 #define P4_0_HWCTRL_EBU_AD8 XMC_GPIO_HWCTRL_PERIPHERAL2 3030 #define P4_1_HWCTRL_SDMMC_DATA_OUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 3031 #define P4_1_HWCTRL_EBU_AD9 XMC_GPIO_HWCTRL_PERIPHERAL2 3032 #define P5_0_HWCTRL_U2C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 3033 #define P5_1_HWCTRL_U2C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 3034 #define P5_7_HWCTRL_U2C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 3035 #endif 3036 3037 3038 #if (UC_DEVICE == XMC4500) && (UC_PACKAGE == LQFP144) 3039 #define P0_0 XMC_GPIO_PORT0, 0 3040 #define P0_1 XMC_GPIO_PORT0, 1 3041 #define P0_2 XMC_GPIO_PORT0, 2 3042 #define P0_3 XMC_GPIO_PORT0, 3 3043 #define P0_4 XMC_GPIO_PORT0, 4 3044 #define P0_5 XMC_GPIO_PORT0, 5 3045 #define P0_6 XMC_GPIO_PORT0, 6 3046 #define P0_7 XMC_GPIO_PORT0, 7 3047 #define P0_8 XMC_GPIO_PORT0, 8 3048 #define P0_9 XMC_GPIO_PORT0, 9 3049 #define P0_10 XMC_GPIO_PORT0, 10 3050 #define P0_11 XMC_GPIO_PORT0, 11 3051 #define P0_12 XMC_GPIO_PORT0, 12 3052 #define P0_13 XMC_GPIO_PORT0, 13 3053 #define P0_14 XMC_GPIO_PORT0, 14 3054 #define P0_15 XMC_GPIO_PORT0, 15 3055 #define P1_0 XMC_GPIO_PORT1, 0 3056 #define P1_1 XMC_GPIO_PORT1, 1 3057 #define P1_2 XMC_GPIO_PORT1, 2 3058 #define P1_3 XMC_GPIO_PORT1, 3 3059 #define P1_4 XMC_GPIO_PORT1, 4 3060 #define P1_5 XMC_GPIO_PORT1, 5 3061 #define P1_6 XMC_GPIO_PORT1, 6 3062 #define P1_7 XMC_GPIO_PORT1, 7 3063 #define P1_8 XMC_GPIO_PORT1, 8 3064 #define P1_9 XMC_GPIO_PORT1, 9 3065 #define P1_10 XMC_GPIO_PORT1, 10 3066 #define P1_11 XMC_GPIO_PORT1, 11 3067 #define P1_12 XMC_GPIO_PORT1, 12 3068 #define P1_13 XMC_GPIO_PORT1, 13 3069 #define P1_14 XMC_GPIO_PORT1, 14 3070 #define P1_15 XMC_GPIO_PORT1, 15 3071 #define P2_0 XMC_GPIO_PORT2, 0 3072 #define P2_1 XMC_GPIO_PORT2, 1 3073 #define P2_2 XMC_GPIO_PORT2, 2 3074 #define P2_3 XMC_GPIO_PORT2, 3 3075 #define P2_4 XMC_GPIO_PORT2, 4 3076 #define P2_5 XMC_GPIO_PORT2, 5 3077 #define P2_6 XMC_GPIO_PORT2, 6 3078 #define P2_7 XMC_GPIO_PORT2, 7 3079 #define P2_8 XMC_GPIO_PORT2, 8 3080 #define P2_9 XMC_GPIO_PORT2, 9 3081 #define P2_10 XMC_GPIO_PORT2, 10 3082 #define P2_11 XMC_GPIO_PORT2, 11 3083 #define P2_12 XMC_GPIO_PORT2, 12 3084 #define P2_13 XMC_GPIO_PORT2, 13 3085 #define P2_14 XMC_GPIO_PORT2, 14 3086 #define P2_15 XMC_GPIO_PORT2, 15 3087 #define P3_0 XMC_GPIO_PORT3, 0 3088 #define P3_1 XMC_GPIO_PORT3, 1 3089 #define P3_2 XMC_GPIO_PORT3, 2 3090 #define P3_3 XMC_GPIO_PORT3, 3 3091 #define P3_4 XMC_GPIO_PORT3, 4 3092 #define P3_5 XMC_GPIO_PORT3, 5 3093 #define P3_6 XMC_GPIO_PORT3, 6 3094 #define P3_7 XMC_GPIO_PORT3, 7 3095 #define P3_8 XMC_GPIO_PORT3, 8 3096 #define P3_9 XMC_GPIO_PORT3, 9 3097 #define P3_10 XMC_GPIO_PORT3, 10 3098 #define P3_11 XMC_GPIO_PORT3, 11 3099 #define P3_12 XMC_GPIO_PORT3, 12 3100 #define P3_13 XMC_GPIO_PORT3, 13 3101 #define P3_14 XMC_GPIO_PORT3, 14 3102 #define P3_15 XMC_GPIO_PORT3, 15 3103 #define P4_0 XMC_GPIO_PORT4, 0 3104 #define P4_1 XMC_GPIO_PORT4, 1 3105 #define P4_2 XMC_GPIO_PORT4, 2 3106 #define P4_3 XMC_GPIO_PORT4, 3 3107 #define P4_4 XMC_GPIO_PORT4, 4 3108 #define P4_5 XMC_GPIO_PORT4, 5 3109 #define P4_6 XMC_GPIO_PORT4, 6 3110 #define P4_7 XMC_GPIO_PORT4, 7 3111 #define P5_0 XMC_GPIO_PORT5, 0 3112 #define P5_1 XMC_GPIO_PORT5, 1 3113 #define P5_2 XMC_GPIO_PORT5, 2 3114 #define P5_3 XMC_GPIO_PORT5, 3 3115 #define P5_4 XMC_GPIO_PORT5, 4 3116 #define P5_5 XMC_GPIO_PORT5, 5 3117 #define P5_6 XMC_GPIO_PORT5, 6 3118 #define P5_7 XMC_GPIO_PORT5, 7 3119 #define P5_8 XMC_GPIO_PORT5, 8 3120 #define P5_9 XMC_GPIO_PORT5, 9 3121 #define P5_10 XMC_GPIO_PORT5, 10 3122 #define P5_11 XMC_GPIO_PORT5, 11 3123 #define P6_0 XMC_GPIO_PORT6, 0 3124 #define P6_1 XMC_GPIO_PORT6, 1 3125 #define P6_2 XMC_GPIO_PORT6, 2 3126 #define P6_3 XMC_GPIO_PORT6, 3 3127 #define P6_4 XMC_GPIO_PORT6, 4 3128 #define P6_5 XMC_GPIO_PORT6, 5 3129 #define P6_6 XMC_GPIO_PORT6, 6 3130 #define P14_0 XMC_GPIO_PORT14, 0 3131 #define P14_1 XMC_GPIO_PORT14, 1 3132 #define P14_2 XMC_GPIO_PORT14, 2 3133 #define P14_3 XMC_GPIO_PORT14, 3 3134 #define P14_4 XMC_GPIO_PORT14, 4 3135 #define P14_5 XMC_GPIO_PORT14, 5 3136 #define P14_6 XMC_GPIO_PORT14, 6 3137 #define P14_7 XMC_GPIO_PORT14, 7 3138 #define P14_8 XMC_GPIO_PORT14, 8 3139 #define P14_9 XMC_GPIO_PORT14, 9 3140 #define P14_12 XMC_GPIO_PORT14, 12 3141 #define P14_13 XMC_GPIO_PORT14, 13 3142 #define P14_14 XMC_GPIO_PORT14, 14 3143 #define P14_15 XMC_GPIO_PORT14, 15 3144 #define P15_2 XMC_GPIO_PORT15, 2 3145 #define P15_3 XMC_GPIO_PORT15, 3 3146 #define P15_4 XMC_GPIO_PORT15, 4 3147 #define P15_5 XMC_GPIO_PORT15, 5 3148 #define P15_6 XMC_GPIO_PORT15, 6 3149 #define P15_7 XMC_GPIO_PORT15, 7 3150 #define P15_8 XMC_GPIO_PORT15, 8 3151 #define P15_9 XMC_GPIO_PORT15, 9 3152 #define P15_12 XMC_GPIO_PORT15, 12 3153 #define P15_13 XMC_GPIO_PORT15, 13 3154 #define P15_14 XMC_GPIO_PORT15, 14 3155 #define P15_15 XMC_GPIO_PORT15, 15 3156 3157 3158 /* Alternate Output Function */ 3159 #define P0_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 3160 #define P0_0_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 3161 #define P0_0_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 3162 #define P0_1_AF_USB_DRIVEVBUS XMC_GPIO_MODE_OUTPUT_ALT1 3163 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3164 #define P0_1_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 3165 #define P0_1_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 3166 #define P0_2_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 3167 #define P0_2_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 3168 #define P0_3_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 3169 #define P0_4_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 3170 #define P0_4_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 3171 #define P0_5_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 3172 #define P0_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3173 #define P0_5_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 3174 #define P0_6_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 3175 #define P0_6_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 3176 #define P0_6_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT3 3177 #define P0_7_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 3178 #define P0_7_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 3179 #define P0_8_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 3180 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3181 #define P0_9_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 3182 #define P0_9_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT3 3183 #define P0_9_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 3184 #define P0_10_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 3185 #define P0_10_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3186 #define P0_10_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 3187 #define P0_10_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 3188 #define P0_11_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3189 #define P0_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT3 3190 #define P0_12_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 3191 #define P0_12_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 3192 #define P0_13_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3193 #define P0_13_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 3194 #define P0_14_AF_U1C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 3195 #define P0_14_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 3196 #define P0_15_AF_U1C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 3197 #define P0_15_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 3198 #define P1_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT1 3199 #define P1_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 3200 #define P1_0_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 3201 #define P1_0_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 3202 #define P1_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT1 3203 #define P1_1_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3204 #define P1_1_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 3205 #define P1_1_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 3206 #define P1_2_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 3207 #define P1_2_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 3208 #define P1_3_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3209 #define P1_3_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 3210 #define P1_3_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 3211 #define P1_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 3212 #define P1_4_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 3213 #define P1_4_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 3214 #define P1_4_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT4 3215 #define P1_5_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT1 3216 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3217 #define P1_5_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 3218 #define P1_5_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT4 3219 #define P1_6_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3220 #define P1_7_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3221 #define P1_7_AF_DSD_MCLK2 XMC_GPIO_MODE_OUTPUT_ALT3 3222 #define P1_8_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 3223 #define P1_8_AF_DSD_MCLK1 XMC_GPIO_MODE_OUTPUT_ALT3 3224 #define P1_9_AF_CAN_N2_TXD XMC_GPIO_MODE_OUTPUT_ALT2 3225 #define P1_9_AF_DSD_MCLK0 XMC_GPIO_MODE_OUTPUT_ALT3 3226 #define P1_10_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 3227 #define P1_10_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3228 #define P1_10_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 3229 #define P1_11_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 3230 #define P1_11_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 3231 #define P1_12_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 3232 #define P1_12_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 3233 #define P1_12_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 3234 #define P1_13_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 3235 #define P1_13_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 3236 #define P1_13_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 3237 #define P1_14_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 3238 #define P1_14_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 3239 #define P1_14_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 3240 #define P1_15_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 3241 #define P1_15_AF_DSD_MCLK2 XMC_GPIO_MODE_OUTPUT_ALT2 3242 #define P1_15_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 3243 #define P2_0_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT2 3244 #define P2_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT3 3245 #define P2_0_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 3246 #define P2_1_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT2 3247 #define P2_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT3 3248 #define P2_1_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 3249 #define P2_2_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 3250 #define P2_2_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT2 3251 #define P2_2_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 3252 #define P2_2_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT4 3253 #define P2_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 3254 #define P2_3_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 3255 #define P2_3_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 3256 #define P2_3_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT4 3257 #define P2_4_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 3258 #define P2_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3259 #define P2_4_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 3260 #define P2_4_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT4 3261 #define P2_5_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 3262 #define P2_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3263 #define P2_5_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 3264 #define P2_5_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT4 3265 #define P2_6_AF_U2C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT1 3266 #define P2_6_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT3 3267 #define P2_6_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 3268 #define P2_7_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 3269 #define P2_7_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 3270 #define P2_7_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT3 3271 #define P2_7_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 3272 #define P2_8_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 3273 #define P2_8_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 3274 #define P2_8_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT4 3275 #define P2_9_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 3276 #define P2_9_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 3277 #define P2_9_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT4 3278 #define P2_10_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT1 3279 #define P2_11_AF_ETH0_TXER XMC_GPIO_MODE_OUTPUT_ALT1 3280 #define P2_11_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 3281 #define P2_12_AF_ETH0_TXD2 XMC_GPIO_MODE_OUTPUT_ALT1 3282 #define P2_12_AF_CCU81_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 3283 #define P2_12_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT4 3284 #define P2_13_AF_ETH0_TXD3 XMC_GPIO_MODE_OUTPUT_ALT1 3285 #define P2_13_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT4 3286 #define P2_14_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT1 3287 #define P2_14_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3288 #define P2_14_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 3289 #define P2_15_AF_VADC_EMUX12 XMC_GPIO_MODE_OUTPUT_ALT1 3290 #define P2_15_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 3291 #define P2_15_AF_LEDTS0_LINE6 XMC_GPIO_MODE_OUTPUT_ALT4 3292 #define P3_0_AF_U2C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 3293 #define P3_0_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3294 #define P3_0_AF_CCU42_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 3295 #define P3_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 3296 #define P3_2_AF_USB_DRIVEVBUS XMC_GPIO_MODE_OUTPUT_ALT1 3297 #define P3_2_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 3298 #define P3_2_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT4 3299 #define P3_3_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 3300 #define P3_3_AF_CCU42_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 3301 #define P3_4_AF_U2C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 3302 #define P3_4_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 3303 #define P3_4_AF_CCU42_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 3304 #define P3_4_AF_DSD_MCLK3 XMC_GPIO_MODE_OUTPUT_ALT4 3305 #define P3_5_AF_U2C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 3306 #define P3_5_AF_U1C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 3307 #define P3_5_AF_CCU42_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 3308 #define P3_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 3309 #define P3_6_AF_U2C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 3310 #define P3_6_AF_U1C1_SELO4 XMC_GPIO_MODE_OUTPUT_ALT2 3311 #define P3_6_AF_CCU42_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 3312 #define P3_6_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 3313 #define P3_7_AF_CAN_N2_TXD XMC_GPIO_MODE_OUTPUT_ALT2 3314 #define P3_7_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 3315 #define P3_7_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT4 3316 #define P3_8_AF_U2C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 3317 #define P3_8_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 3318 #define P3_8_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 3319 #define P3_8_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT4 3320 #define P3_9_AF_U2C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 3321 #define P3_9_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 3322 #define P3_9_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 3323 #define P3_9_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT4 3324 #define P3_10_AF_U2C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 3325 #define P3_10_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 3326 #define P3_10_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 3327 #define P3_10_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT4 3328 #define P3_11_AF_U2C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 3329 #define P3_11_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 3330 #define P3_11_AF_CCU42_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 3331 #define P3_11_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT4 3332 #define P3_12_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 3333 #define P3_12_AF_CCU42_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 3334 #define P3_12_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT4 3335 #define P3_13_AF_U2C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 3336 #define P3_13_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3337 #define P3_13_AF_CCU42_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 3338 #define P3_13_AF_LEDTS0_LINE6 XMC_GPIO_MODE_OUTPUT_ALT4 3339 #define P3_14_AF_U1C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 3340 #define P3_15_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3341 #define P4_0_AF_DSD_MCLK1 XMC_GPIO_MODE_OUTPUT_ALT3 3342 #define P4_1_AF_U2C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 3343 #define P4_1_AF_U1C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3344 #define P4_1_AF_DSD_MCLK0 XMC_GPIO_MODE_OUTPUT_ALT3 3345 #define P4_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT4 3346 #define P4_2_AF_U2C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT1 3347 #define P4_2_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3348 #define P4_2_AF_U2C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 3349 #define P4_3_AF_U2C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT1 3350 #define P4_3_AF_U0C0_SELO5 XMC_GPIO_MODE_OUTPUT_ALT2 3351 #define P4_3_AF_CCU43_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 3352 #define P4_4_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT2 3353 #define P4_4_AF_CCU43_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 3354 #define P4_5_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 3355 #define P4_5_AF_CCU43_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 3356 #define P4_6_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 3357 #define P4_6_AF_CCU43_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 3358 #define P4_7_AF_CAN_N2_TXD XMC_GPIO_MODE_OUTPUT_ALT2 3359 #define P5_0_AF_U2C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 3360 #define P5_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT2 3361 #define P5_0_AF_CCU81_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 3362 #define P5_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 3363 #define P5_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT2 3364 #define P5_1_AF_CCU81_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 3365 #define P5_2_AF_U2C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 3366 #define P5_2_AF_CCU81_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 3367 #define P5_3_AF_U2C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 3368 #define P5_3_AF_CCU81_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 3369 #define P5_4_AF_U2C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT1 3370 #define P5_4_AF_CCU81_OUT13 XMC_GPIO_MODE_OUTPUT_ALT3 3371 #define P5_5_AF_U2C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT1 3372 #define P5_5_AF_CCU81_OUT12 XMC_GPIO_MODE_OUTPUT_ALT3 3373 #define P5_6_AF_U2C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT1 3374 #define P5_6_AF_CCU81_OUT03 XMC_GPIO_MODE_OUTPUT_ALT3 3375 #define P5_7_AF_CCU81_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 3376 #define P5_7_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT4 3377 #define P5_8_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3378 #define P5_8_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 3379 #define P5_9_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 3380 #define P5_9_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 3381 #define P5_9_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT4 3382 #define P5_10_AF_U1C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3383 #define P5_10_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 3384 #define P5_10_AF_LEDTS0_LINE7 XMC_GPIO_MODE_OUTPUT_ALT4 3385 #define P5_11_AF_U1C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 3386 #define P5_11_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 3387 #define P6_0_AF_ETH0_TXD2 XMC_GPIO_MODE_OUTPUT_ALT1 3388 #define P6_0_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 3389 #define P6_0_AF_CCU81_OUT31 XMC_GPIO_MODE_OUTPUT_ALT3 3390 #define P6_1_AF_ETH0_TXD3 XMC_GPIO_MODE_OUTPUT_ALT1 3391 #define P6_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 3392 #define P6_1_AF_CCU81_OUT30 XMC_GPIO_MODE_OUTPUT_ALT3 3393 #define P6_2_AF_ETH0_TXER XMC_GPIO_MODE_OUTPUT_ALT1 3394 #define P6_2_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3395 #define P6_2_AF_CCU43_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 3396 #define P6_3_AF_CCU43_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 3397 #define P6_4_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3398 #define P6_4_AF_CCU43_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 3399 #define P6_5_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3400 #define P6_5_AF_CCU43_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 3401 #define P6_6_AF_DSD_MCLK3 XMC_GPIO_MODE_OUTPUT_ALT3 3402 3403 /* HW control options */ 3404 #define P0_2_HWCTRL_U1C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 3405 #define P0_2_HWCTRL_EBU_AD0 XMC_GPIO_HWCTRL_PERIPHERAL2 3406 #define P0_3_HWCTRL_U1C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 3407 #define P0_3_HWCTRL_EBU_AD1 XMC_GPIO_HWCTRL_PERIPHERAL2 3408 #define P0_4_HWCTRL_U1C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 3409 #define P0_4_HWCTRL_EBU_AD2 XMC_GPIO_HWCTRL_PERIPHERAL2 3410 #define P0_5_HWCTRL_U1C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 3411 #define P0_5_HWCTRL_EBU_AD3 XMC_GPIO_HWCTRL_PERIPHERAL2 3412 #define P0_6_HWCTRL_EBU_ADV XMC_GPIO_HWCTRL_PERIPHERAL2 3413 #define P0_7_HWCTRL_EBU_AD6 XMC_GPIO_HWCTRL_PERIPHERAL2 3414 #define P0_8_HWCTRL_EBU_AD7 XMC_GPIO_HWCTRL_PERIPHERAL2 3415 #define P0_9_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 3416 #define P0_9_HWCTRL_EBU_CS1 XMC_GPIO_HWCTRL_PERIPHERAL2 3417 #define P0_11_HWCTRL_SDMMC_RESET XMC_GPIO_HWCTRL_PERIPHERAL1 3418 #define P0_11_HWCTRL_EBU_BREQ XMC_GPIO_HWCTRL_PERIPHERAL2 3419 #define P0_12_HWCTRL_EBU_HLDA_OUT XMC_GPIO_HWCTRL_PERIPHERAL2 3420 #define P0_14_HWCTRL_U1C1_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 3421 #define P0_15_HWCTRL_U1C1_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 3422 #define P1_2_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 3423 #define P1_2_HWCTRL_EBU_AD14 XMC_GPIO_HWCTRL_PERIPHERAL2 3424 #define P1_3_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 3425 #define P1_3_HWCTRL_EBU_AD15 XMC_GPIO_HWCTRL_PERIPHERAL2 3426 #define P1_4_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 3427 #define P1_5_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 3428 #define P1_6_HWCTRL_SDMMC_DATA_OUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 3429 #define P1_6_HWCTRL_EBU_AD10 XMC_GPIO_HWCTRL_PERIPHERAL2 3430 #define P1_7_HWCTRL_SDMMC_DATA_OUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 3431 #define P1_7_HWCTRL_EBU_AD11 XMC_GPIO_HWCTRL_PERIPHERAL2 3432 #define P1_8_HWCTRL_SDMMC_DATA_OUT4 XMC_GPIO_HWCTRL_PERIPHERAL1 3433 #define P1_8_HWCTRL_EBU_AD12 XMC_GPIO_HWCTRL_PERIPHERAL2 3434 #define P1_9_HWCTRL_SDMMC_DATA_OUT5 XMC_GPIO_HWCTRL_PERIPHERAL1 3435 #define P1_9_HWCTRL_EBU_AD13 XMC_GPIO_HWCTRL_PERIPHERAL2 3436 #define P1_11_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 3437 #define P1_12_HWCTRL_SDMMC_DATA_OUT6 XMC_GPIO_HWCTRL_PERIPHERAL1 3438 #define P1_12_HWCTRL_EBU_AD16 XMC_GPIO_HWCTRL_PERIPHERAL2 3439 #define P1_13_HWCTRL_SDMMC_DATA_OUT7 XMC_GPIO_HWCTRL_PERIPHERAL1 3440 #define P1_13_HWCTRL_EBU_AD17 XMC_GPIO_HWCTRL_PERIPHERAL2 3441 #define P1_14_HWCTRL_EBU_AD18 XMC_GPIO_HWCTRL_PERIPHERAL2 3442 #define P1_15_HWCTRL_EBU_AD19 XMC_GPIO_HWCTRL_PERIPHERAL2 3443 #define P2_0_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 3444 #define P2_0_HWCTRL_EBU_AD20 XMC_GPIO_HWCTRL_PERIPHERAL2 3445 #define P2_1_HWCTRL_DB_TDO_TRACESWO XMC_GPIO_HWCTRL_PERIPHERAL1 3446 #define P2_1_HWCTRL_EBU_AD21 XMC_GPIO_HWCTRL_PERIPHERAL2 3447 #define P2_2_HWCTRL_LEDTS0_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 3448 #define P2_2_HWCTRL_EBU_AD22 XMC_GPIO_HWCTRL_PERIPHERAL2 3449 #define P2_3_HWCTRL_LEDTS0_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 3450 #define P2_3_HWCTRL_EBU_AD23 XMC_GPIO_HWCTRL_PERIPHERAL2 3451 #define P2_4_HWCTRL_LEDTS0_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 3452 #define P2_4_HWCTRL_EBU_AD24 XMC_GPIO_HWCTRL_PERIPHERAL2 3453 #define P2_5_HWCTRL_LEDTS0_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 3454 #define P2_5_HWCTRL_EBU_AD25 XMC_GPIO_HWCTRL_PERIPHERAL2 3455 #define P2_6_HWCTRL_U2C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 3456 #define P2_8_HWCTRL_LEDTS0_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 3457 #define P2_8_HWCTRL_EBU_AD26 XMC_GPIO_HWCTRL_PERIPHERAL2 3458 #define P2_9_HWCTRL_LEDTS0_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 3459 #define P2_9_HWCTRL_EBU_AD27 XMC_GPIO_HWCTRL_PERIPHERAL2 3460 #define P2_10_HWCTRL_DB_ETM_TRACEDATA3 XMC_GPIO_HWCTRL_PERIPHERAL1 3461 #define P2_10_HWCTRL_EBU_AD28 XMC_GPIO_HWCTRL_PERIPHERAL2 3462 #define P2_11_HWCTRL_DB_ETM_TRACEDATA2 XMC_GPIO_HWCTRL_PERIPHERAL1 3463 #define P2_11_HWCTRL_EBU_AD29 XMC_GPIO_HWCTRL_PERIPHERAL2 3464 #define P2_12_HWCTRL_DB_ETM_TRACEDATA1 XMC_GPIO_HWCTRL_PERIPHERAL1 3465 #define P2_12_HWCTRL_EBU_AD30 XMC_GPIO_HWCTRL_PERIPHERAL2 3466 #define P2_13_HWCTRL_DB_ETM_TRACEDATA0 XMC_GPIO_HWCTRL_PERIPHERAL1 3467 #define P2_13_HWCTRL_EBU_AD31 XMC_GPIO_HWCTRL_PERIPHERAL2 3468 #define P2_14_HWCTRL_DB_ETM_TRACECLK XMC_GPIO_HWCTRL_PERIPHERAL1 3469 #define P2_14_HWCTRL_EBU_BC0 XMC_GPIO_HWCTRL_PERIPHERAL2 3470 #define P2_15_HWCTRL_LEDTS0_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 3471 #define P2_15_HWCTRL_EBU_BC1 XMC_GPIO_HWCTRL_PERIPHERAL2 3472 #define P3_0_HWCTRL_EBU_RD XMC_GPIO_HWCTRL_PERIPHERAL2 3473 #define P3_1_HWCTRL_EBU_RD_NWR XMC_GPIO_HWCTRL_PERIPHERAL2 3474 #define P3_2_HWCTRL_EBU_CS0 XMC_GPIO_HWCTRL_PERIPHERAL2 3475 #define P3_3_HWCTRL_SDMMC_LED XMC_GPIO_HWCTRL_PERIPHERAL1 3476 #define P3_4_HWCTRL_SDMMC_BUS_POWER XMC_GPIO_HWCTRL_PERIPHERAL1 3477 #define P3_5_HWCTRL_SDMMC_CMD_OUT XMC_GPIO_HWCTRL_PERIPHERAL1 3478 #define P3_5_HWCTRL_EBU_AD4 XMC_GPIO_HWCTRL_PERIPHERAL2 3479 #define P3_6_HWCTRL_SDMMC_CLK_OUT XMC_GPIO_HWCTRL_PERIPHERAL1 3480 #define P3_6_HWCTRL_EBU_AD5 XMC_GPIO_HWCTRL_PERIPHERAL2 3481 #define P3_10_HWCTRL_U0C1_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 3482 #define P3_11_HWCTRL_U0C1_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 3483 #define P3_12_HWCTRL_U0C1_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 3484 #define P3_13_HWCTRL_U0C1_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 3485 #define P3_14_HWCTRL_U1C1_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 3486 #define P3_15_HWCTRL_U1C1_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 3487 #define P4_0_HWCTRL_SDMMC_DATA_OUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 3488 #define P4_0_HWCTRL_EBU_AD8 XMC_GPIO_HWCTRL_PERIPHERAL2 3489 #define P4_1_HWCTRL_SDMMC_DATA_OUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 3490 #define P4_1_HWCTRL_EBU_AD9 XMC_GPIO_HWCTRL_PERIPHERAL2 3491 #define P4_4_HWCTRL_U2C1_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 3492 #define P4_5_HWCTRL_U2C1_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 3493 #define P4_6_HWCTRL_U2C1_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 3494 #define P4_7_HWCTRL_U2C1_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 3495 #define P5_0_HWCTRL_U2C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 3496 #define P5_1_HWCTRL_U2C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 3497 #define P5_3_HWCTRL_EBU_CKE XMC_GPIO_HWCTRL_PERIPHERAL1 3498 #define P5_3_HWCTRL_EBU_A20 XMC_GPIO_HWCTRL_PERIPHERAL2 3499 #define P5_4_HWCTRL_EBU_RAS XMC_GPIO_HWCTRL_PERIPHERAL1 3500 #define P5_4_HWCTRL_EBU_A21 XMC_GPIO_HWCTRL_PERIPHERAL2 3501 #define P5_5_HWCTRL_EBU_CAS XMC_GPIO_HWCTRL_PERIPHERAL1 3502 #define P5_5_HWCTRL_EBU_A22 XMC_GPIO_HWCTRL_PERIPHERAL2 3503 #define P5_6_HWCTRL_EBU_BFCLKO XMC_GPIO_HWCTRL_PERIPHERAL1 3504 #define P5_6_HWCTRL_EBU_A23 XMC_GPIO_HWCTRL_PERIPHERAL2 3505 #define P5_7_HWCTRL_U2C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 3506 #define P5_8_HWCTRL_EBU_SDCLKO XMC_GPIO_HWCTRL_PERIPHERAL1 3507 #define P5_8_HWCTRL_EBU_CS2 XMC_GPIO_HWCTRL_PERIPHERAL2 3508 #define P5_9_HWCTRL_EBU_BFCLKO XMC_GPIO_HWCTRL_PERIPHERAL1 3509 #define P5_9_HWCTRL_EBU_CS3 XMC_GPIO_HWCTRL_PERIPHERAL2 3510 #define P5_10_HWCTRL_LEDTS0_TSIN7 XMC_GPIO_HWCTRL_PERIPHERAL1 3511 #define P6_0_HWCTRL_DB_ETM_TRACECLK XMC_GPIO_HWCTRL_PERIPHERAL1 3512 #define P6_0_HWCTRL_EBU_A16 XMC_GPIO_HWCTRL_PERIPHERAL2 3513 #define P6_1_HWCTRL_DB_ETM_TRACEDATA3 XMC_GPIO_HWCTRL_PERIPHERAL1 3514 #define P6_1_HWCTRL_EBU_A17 XMC_GPIO_HWCTRL_PERIPHERAL2 3515 #define P6_2_HWCTRL_DB_ETM_TRACEDATA2 XMC_GPIO_HWCTRL_PERIPHERAL1 3516 #define P6_2_HWCTRL_EBU_A18 XMC_GPIO_HWCTRL_PERIPHERAL2 3517 #define P6_4_HWCTRL_EBU_SDCLKO XMC_GPIO_HWCTRL_PERIPHERAL1 3518 #define P6_4_HWCTRL_EBU_A19 XMC_GPIO_HWCTRL_PERIPHERAL2 3519 #define P6_5_HWCTRL_DB_ETM_TRACEDATA1 XMC_GPIO_HWCTRL_PERIPHERAL1 3520 #define P6_5_HWCTRL_EBU_BC2 XMC_GPIO_HWCTRL_PERIPHERAL2 3521 #define P6_6_HWCTRL_DB_ETM_TRACEDATA0 XMC_GPIO_HWCTRL_PERIPHERAL1 3522 #define P6_6_HWCTRL_EBU_BC3 XMC_GPIO_HWCTRL_PERIPHERAL2 3523 #endif 3524 3525 3526 #if (UC_DEVICE == XMC4502) && (UC_PACKAGE == LQFP100) 3527 #define P0_0 XMC_GPIO_PORT0, 0 3528 #define P0_1 XMC_GPIO_PORT0, 1 3529 #define P0_2 XMC_GPIO_PORT0, 2 3530 #define P0_3 XMC_GPIO_PORT0, 3 3531 #define P0_4 XMC_GPIO_PORT0, 4 3532 #define P0_5 XMC_GPIO_PORT0, 5 3533 #define P0_6 XMC_GPIO_PORT0, 6 3534 #define P0_7 XMC_GPIO_PORT0, 7 3535 #define P0_8 XMC_GPIO_PORT0, 8 3536 #define P0_9 XMC_GPIO_PORT0, 9 3537 #define P0_10 XMC_GPIO_PORT0, 10 3538 #define P0_11 XMC_GPIO_PORT0, 11 3539 #define P0_12 XMC_GPIO_PORT0, 12 3540 #define P1_0 XMC_GPIO_PORT1, 0 3541 #define P1_1 XMC_GPIO_PORT1, 1 3542 #define P1_2 XMC_GPIO_PORT1, 2 3543 #define P1_3 XMC_GPIO_PORT1, 3 3544 #define P1_4 XMC_GPIO_PORT1, 4 3545 #define P1_5 XMC_GPIO_PORT1, 5 3546 #define P1_6 XMC_GPIO_PORT1, 6 3547 #define P1_7 XMC_GPIO_PORT1, 7 3548 #define P1_8 XMC_GPIO_PORT1, 8 3549 #define P1_9 XMC_GPIO_PORT1, 9 3550 #define P1_10 XMC_GPIO_PORT1, 10 3551 #define P1_11 XMC_GPIO_PORT1, 11 3552 #define P1_12 XMC_GPIO_PORT1, 12 3553 #define P1_13 XMC_GPIO_PORT1, 13 3554 #define P1_14 XMC_GPIO_PORT1, 14 3555 #define P1_15 XMC_GPIO_PORT1, 15 3556 #define P2_0 XMC_GPIO_PORT2, 0 3557 #define P2_1 XMC_GPIO_PORT2, 1 3558 #define P2_2 XMC_GPIO_PORT2, 2 3559 #define P2_3 XMC_GPIO_PORT2, 3 3560 #define P2_4 XMC_GPIO_PORT2, 4 3561 #define P2_5 XMC_GPIO_PORT2, 5 3562 #define P2_6 XMC_GPIO_PORT2, 6 3563 #define P2_7 XMC_GPIO_PORT2, 7 3564 #define P2_8 XMC_GPIO_PORT2, 8 3565 #define P2_9 XMC_GPIO_PORT2, 9 3566 #define P2_10 XMC_GPIO_PORT2, 10 3567 #define P2_14 XMC_GPIO_PORT2, 14 3568 #define P2_15 XMC_GPIO_PORT2, 15 3569 #define P3_0 XMC_GPIO_PORT3, 0 3570 #define P3_1 XMC_GPIO_PORT3, 1 3571 #define P3_2 XMC_GPIO_PORT3, 2 3572 #define P3_3 XMC_GPIO_PORT3, 3 3573 #define P3_4 XMC_GPIO_PORT3, 4 3574 #define P3_5 XMC_GPIO_PORT3, 5 3575 #define P3_6 XMC_GPIO_PORT3, 6 3576 #define P4_0 XMC_GPIO_PORT4, 0 3577 #define P4_1 XMC_GPIO_PORT4, 1 3578 #define P5_0 XMC_GPIO_PORT5, 0 3579 #define P5_1 XMC_GPIO_PORT5, 1 3580 #define P5_2 XMC_GPIO_PORT5, 2 3581 #define P5_7 XMC_GPIO_PORT5, 7 3582 #define P14_0 XMC_GPIO_PORT14, 0 3583 #define P14_1 XMC_GPIO_PORT14, 1 3584 #define P14_2 XMC_GPIO_PORT14, 2 3585 #define P14_3 XMC_GPIO_PORT14, 3 3586 #define P14_4 XMC_GPIO_PORT14, 4 3587 #define P14_5 XMC_GPIO_PORT14, 5 3588 #define P14_6 XMC_GPIO_PORT14, 6 3589 #define P14_7 XMC_GPIO_PORT14, 7 3590 #define P14_8 XMC_GPIO_PORT14, 8 3591 #define P14_9 XMC_GPIO_PORT14, 9 3592 #define P14_12 XMC_GPIO_PORT14, 12 3593 #define P14_13 XMC_GPIO_PORT14, 13 3594 #define P14_14 XMC_GPIO_PORT14, 14 3595 #define P14_15 XMC_GPIO_PORT14, 15 3596 #define P15_2 XMC_GPIO_PORT15, 2 3597 #define P15_3 XMC_GPIO_PORT15, 3 3598 #define P15_8 XMC_GPIO_PORT15, 8 3599 #define P15_9 XMC_GPIO_PORT15, 9 3600 3601 3602 /* Alternate Output Function */ 3603 #define P0_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 3604 #define P0_0_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 3605 #define P0_0_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 3606 #define P0_1_AF_USB_DRIVEVBUS XMC_GPIO_MODE_OUTPUT_ALT1 3607 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3608 #define P0_1_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 3609 #define P0_1_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 3610 #define P0_2_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 3611 #define P0_2_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 3612 #define P0_3_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 3613 #define P0_4_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 3614 #define P0_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3615 #define P0_5_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 3616 #define P0_6_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 3617 #define P0_6_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT3 3618 #define P0_7_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 3619 #define P0_7_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 3620 #define P0_8_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 3621 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3622 #define P0_9_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 3623 #define P0_9_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT3 3624 #define P0_9_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 3625 #define P0_10_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3626 #define P0_10_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 3627 #define P0_10_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 3628 #define P0_11_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3629 #define P0_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT3 3630 #define P0_12_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 3631 #define P0_12_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 3632 #define P1_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT1 3633 #define P1_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 3634 #define P1_0_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 3635 #define P1_0_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 3636 #define P1_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT1 3637 #define P1_1_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3638 #define P1_1_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 3639 #define P1_1_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 3640 #define P1_2_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 3641 #define P1_2_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 3642 #define P1_3_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3643 #define P1_3_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 3644 #define P1_3_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 3645 #define P1_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 3646 #define P1_4_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 3647 #define P1_4_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 3648 #define P1_4_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT4 3649 #define P1_5_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT1 3650 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3651 #define P1_5_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 3652 #define P1_5_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT4 3653 #define P1_6_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3654 #define P1_7_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3655 #define P1_7_AF_DSD_MCLK2 XMC_GPIO_MODE_OUTPUT_ALT3 3656 #define P1_8_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 3657 #define P1_8_AF_DSD_MCLK1 XMC_GPIO_MODE_OUTPUT_ALT3 3658 #define P1_9_AF_CAN_N2_TXD XMC_GPIO_MODE_OUTPUT_ALT2 3659 #define P1_9_AF_DSD_MCLK0 XMC_GPIO_MODE_OUTPUT_ALT3 3660 #define P1_10_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3661 #define P1_10_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 3662 #define P1_11_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 3663 #define P1_11_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 3664 #define P1_12_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 3665 #define P1_12_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 3666 #define P1_13_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 3667 #define P1_13_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 3668 #define P1_14_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 3669 #define P1_14_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 3670 #define P1_15_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 3671 #define P1_15_AF_DSD_MCLK2 XMC_GPIO_MODE_OUTPUT_ALT2 3672 #define P1_15_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 3673 #define P2_0_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT2 3674 #define P2_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT3 3675 #define P2_0_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 3676 #define P2_1_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT2 3677 #define P2_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT3 3678 #define P2_1_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 3679 #define P2_2_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 3680 #define P2_2_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT2 3681 #define P2_2_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 3682 #define P2_2_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT4 3683 #define P2_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 3684 #define P2_3_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 3685 #define P2_3_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 3686 #define P2_3_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT4 3687 #define P2_4_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 3688 #define P2_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3689 #define P2_4_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 3690 #define P2_4_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT4 3691 #define P2_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3692 #define P2_5_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 3693 #define P2_5_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT4 3694 #define P2_6_AF_U2C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT1 3695 #define P2_6_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT3 3696 #define P2_6_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 3697 #define P2_7_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 3698 #define P2_7_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT3 3699 #define P2_7_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 3700 #define P2_8_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 3701 #define P2_8_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT4 3702 #define P2_9_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 3703 #define P2_9_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT4 3704 #define P2_10_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT1 3705 #define P2_14_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT1 3706 #define P2_14_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3707 #define P2_14_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 3708 #define P2_15_AF_VADC_EMUX12 XMC_GPIO_MODE_OUTPUT_ALT1 3709 #define P2_15_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 3710 #define P2_15_AF_LEDTS0_LINE6 XMC_GPIO_MODE_OUTPUT_ALT4 3711 #define P3_0_AF_U2C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 3712 #define P3_0_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3713 #define P3_0_AF_CCU42_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 3714 #define P3_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 3715 #define P3_2_AF_USB_DRIVEVBUS XMC_GPIO_MODE_OUTPUT_ALT1 3716 #define P3_2_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 3717 #define P3_2_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT4 3718 #define P3_3_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 3719 #define P3_3_AF_CCU42_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 3720 #define P3_4_AF_U2C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 3721 #define P3_4_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 3722 #define P3_4_AF_CCU42_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 3723 #define P3_4_AF_DSD_MCLK3 XMC_GPIO_MODE_OUTPUT_ALT4 3724 #define P3_5_AF_U2C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 3725 #define P3_5_AF_U1C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 3726 #define P3_5_AF_CCU42_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 3727 #define P3_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 3728 #define P3_6_AF_U2C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 3729 #define P3_6_AF_U1C1_SELO4 XMC_GPIO_MODE_OUTPUT_ALT2 3730 #define P3_6_AF_CCU42_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 3731 #define P3_6_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 3732 #define P4_0_AF_DSD_MCLK1 XMC_GPIO_MODE_OUTPUT_ALT3 3733 #define P4_1_AF_U2C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 3734 #define P4_1_AF_U1C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3735 #define P4_1_AF_DSD_MCLK0 XMC_GPIO_MODE_OUTPUT_ALT3 3736 #define P4_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT4 3737 #define P5_0_AF_U2C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 3738 #define P5_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT2 3739 #define P5_0_AF_CCU81_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 3740 #define P5_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 3741 #define P5_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT2 3742 #define P5_1_AF_CCU81_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 3743 #define P5_2_AF_U2C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 3744 #define P5_2_AF_CCU81_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 3745 #define P5_7_AF_CCU81_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 3746 #define P5_7_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT4 3747 3748 /* HW control options */ 3749 #define P0_2_HWCTRL_U1C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 3750 #define P0_2_HWCTRL_EBU_AD0 XMC_GPIO_HWCTRL_PERIPHERAL2 3751 #define P0_3_HWCTRL_U1C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 3752 #define P0_3_HWCTRL_EBU_AD1 XMC_GPIO_HWCTRL_PERIPHERAL2 3753 #define P0_4_HWCTRL_U1C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 3754 #define P0_4_HWCTRL_EBU_AD2 XMC_GPIO_HWCTRL_PERIPHERAL2 3755 #define P0_5_HWCTRL_U1C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 3756 #define P0_5_HWCTRL_EBU_AD3 XMC_GPIO_HWCTRL_PERIPHERAL2 3757 #define P0_6_HWCTRL_EBU_ADV XMC_GPIO_HWCTRL_PERIPHERAL2 3758 #define P0_7_HWCTRL_EBU_AD6 XMC_GPIO_HWCTRL_PERIPHERAL2 3759 #define P0_8_HWCTRL_EBU_AD7 XMC_GPIO_HWCTRL_PERIPHERAL2 3760 #define P0_9_HWCTRL_EBU_CS1 XMC_GPIO_HWCTRL_PERIPHERAL2 3761 #define P0_11_HWCTRL_SDMMC_RESET XMC_GPIO_HWCTRL_PERIPHERAL1 3762 #define P0_11_HWCTRL_EBU_BREQ XMC_GPIO_HWCTRL_PERIPHERAL2 3763 #define P0_12_HWCTRL_EBU_HLDA_OUT XMC_GPIO_HWCTRL_PERIPHERAL2 3764 #define P1_2_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 3765 #define P1_2_HWCTRL_EBU_AD14 XMC_GPIO_HWCTRL_PERIPHERAL2 3766 #define P1_3_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 3767 #define P1_3_HWCTRL_EBU_AD15 XMC_GPIO_HWCTRL_PERIPHERAL2 3768 #define P1_4_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 3769 #define P1_5_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 3770 #define P1_6_HWCTRL_SDMMC_DATA_OUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 3771 #define P1_6_HWCTRL_EBU_AD10 XMC_GPIO_HWCTRL_PERIPHERAL2 3772 #define P1_7_HWCTRL_SDMMC_DATA_OUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 3773 #define P1_7_HWCTRL_EBU_AD11 XMC_GPIO_HWCTRL_PERIPHERAL2 3774 #define P1_8_HWCTRL_SDMMC_DATA_OUT4 XMC_GPIO_HWCTRL_PERIPHERAL1 3775 #define P1_8_HWCTRL_EBU_AD12 XMC_GPIO_HWCTRL_PERIPHERAL2 3776 #define P1_9_HWCTRL_SDMMC_DATA_OUT5 XMC_GPIO_HWCTRL_PERIPHERAL1 3777 #define P1_9_HWCTRL_EBU_AD13 XMC_GPIO_HWCTRL_PERIPHERAL2 3778 #define P1_12_HWCTRL_SDMMC_DATA_OUT6 XMC_GPIO_HWCTRL_PERIPHERAL1 3779 #define P1_12_HWCTRL_EBU_AD16 XMC_GPIO_HWCTRL_PERIPHERAL2 3780 #define P1_13_HWCTRL_SDMMC_DATA_OUT7 XMC_GPIO_HWCTRL_PERIPHERAL1 3781 #define P1_13_HWCTRL_EBU_AD17 XMC_GPIO_HWCTRL_PERIPHERAL2 3782 #define P1_14_HWCTRL_EBU_AD18 XMC_GPIO_HWCTRL_PERIPHERAL2 3783 #define P1_15_HWCTRL_EBU_AD19 XMC_GPIO_HWCTRL_PERIPHERAL2 3784 #define P2_0_HWCTRL_EBU_AD20 XMC_GPIO_HWCTRL_PERIPHERAL2 3785 #define P2_1_HWCTRL_DB_TDO_TRACESWO XMC_GPIO_HWCTRL_PERIPHERAL1 3786 #define P2_1_HWCTRL_EBU_AD21 XMC_GPIO_HWCTRL_PERIPHERAL2 3787 #define P2_2_HWCTRL_LEDTS0_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 3788 #define P2_2_HWCTRL_EBU_AD22 XMC_GPIO_HWCTRL_PERIPHERAL2 3789 #define P2_3_HWCTRL_LEDTS0_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 3790 #define P2_3_HWCTRL_EBU_AD23 XMC_GPIO_HWCTRL_PERIPHERAL2 3791 #define P2_4_HWCTRL_LEDTS0_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 3792 #define P2_4_HWCTRL_EBU_AD24 XMC_GPIO_HWCTRL_PERIPHERAL2 3793 #define P2_5_HWCTRL_LEDTS0_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 3794 #define P2_5_HWCTRL_EBU_AD25 XMC_GPIO_HWCTRL_PERIPHERAL2 3795 #define P2_6_HWCTRL_U2C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 3796 #define P2_8_HWCTRL_LEDTS0_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 3797 #define P2_8_HWCTRL_EBU_AD26 XMC_GPIO_HWCTRL_PERIPHERAL2 3798 #define P2_9_HWCTRL_LEDTS0_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 3799 #define P2_9_HWCTRL_EBU_AD27 XMC_GPIO_HWCTRL_PERIPHERAL2 3800 #define P2_10_HWCTRL_DB_ETM_TRACEDATA3 XMC_GPIO_HWCTRL_PERIPHERAL1 3801 #define P2_10_HWCTRL_EBU_AD28 XMC_GPIO_HWCTRL_PERIPHERAL2 3802 #define P2_14_HWCTRL_DB_ETM_TRACECLK XMC_GPIO_HWCTRL_PERIPHERAL1 3803 #define P2_14_HWCTRL_EBU_BC0 XMC_GPIO_HWCTRL_PERIPHERAL2 3804 #define P2_15_HWCTRL_LEDTS0_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 3805 #define P2_15_HWCTRL_EBU_BC1 XMC_GPIO_HWCTRL_PERIPHERAL2 3806 #define P3_0_HWCTRL_EBU_RD XMC_GPIO_HWCTRL_PERIPHERAL2 3807 #define P3_1_HWCTRL_EBU_RD_NWR XMC_GPIO_HWCTRL_PERIPHERAL2 3808 #define P3_2_HWCTRL_EBU_CS0 XMC_GPIO_HWCTRL_PERIPHERAL2 3809 #define P3_3_HWCTRL_SDMMC_LED XMC_GPIO_HWCTRL_PERIPHERAL1 3810 #define P3_4_HWCTRL_SDMMC_BUS_POWER XMC_GPIO_HWCTRL_PERIPHERAL1 3811 #define P3_5_HWCTRL_SDMMC_CMD_OUT XMC_GPIO_HWCTRL_PERIPHERAL1 3812 #define P3_5_HWCTRL_EBU_AD4 XMC_GPIO_HWCTRL_PERIPHERAL2 3813 #define P3_6_HWCTRL_SDMMC_CLK_OUT XMC_GPIO_HWCTRL_PERIPHERAL1 3814 #define P3_6_HWCTRL_EBU_AD5 XMC_GPIO_HWCTRL_PERIPHERAL2 3815 #define P4_0_HWCTRL_SDMMC_DATA_OUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 3816 #define P4_0_HWCTRL_EBU_AD8 XMC_GPIO_HWCTRL_PERIPHERAL2 3817 #define P4_1_HWCTRL_SDMMC_DATA_OUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 3818 #define P4_1_HWCTRL_EBU_AD9 XMC_GPIO_HWCTRL_PERIPHERAL2 3819 #define P5_0_HWCTRL_U2C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 3820 #define P5_1_HWCTRL_U2C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 3821 #define P5_7_HWCTRL_U2C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 3822 #endif 3823 3824 3825 #if (UC_DEVICE == XMC4504) && (UC_PACKAGE == LQFP100) 3826 #define P0_0 XMC_GPIO_PORT0, 0 3827 #define P0_1 XMC_GPIO_PORT0, 1 3828 #define P0_2 XMC_GPIO_PORT0, 2 3829 #define P0_3 XMC_GPIO_PORT0, 3 3830 #define P0_4 XMC_GPIO_PORT0, 4 3831 #define P0_5 XMC_GPIO_PORT0, 5 3832 #define P0_6 XMC_GPIO_PORT0, 6 3833 #define P0_7 XMC_GPIO_PORT0, 7 3834 #define P0_8 XMC_GPIO_PORT0, 8 3835 #define P0_9 XMC_GPIO_PORT0, 9 3836 #define P0_10 XMC_GPIO_PORT0, 10 3837 #define P0_11 XMC_GPIO_PORT0, 11 3838 #define P0_12 XMC_GPIO_PORT0, 12 3839 #define P1_0 XMC_GPIO_PORT1, 0 3840 #define P1_1 XMC_GPIO_PORT1, 1 3841 #define P1_2 XMC_GPIO_PORT1, 2 3842 #define P1_3 XMC_GPIO_PORT1, 3 3843 #define P1_4 XMC_GPIO_PORT1, 4 3844 #define P1_5 XMC_GPIO_PORT1, 5 3845 #define P1_6 XMC_GPIO_PORT1, 6 3846 #define P1_7 XMC_GPIO_PORT1, 7 3847 #define P1_8 XMC_GPIO_PORT1, 8 3848 #define P1_9 XMC_GPIO_PORT1, 9 3849 #define P1_10 XMC_GPIO_PORT1, 10 3850 #define P1_11 XMC_GPIO_PORT1, 11 3851 #define P1_12 XMC_GPIO_PORT1, 12 3852 #define P1_13 XMC_GPIO_PORT1, 13 3853 #define P1_14 XMC_GPIO_PORT1, 14 3854 #define P1_15 XMC_GPIO_PORT1, 15 3855 #define P2_0 XMC_GPIO_PORT2, 0 3856 #define P2_1 XMC_GPIO_PORT2, 1 3857 #define P2_2 XMC_GPIO_PORT2, 2 3858 #define P2_3 XMC_GPIO_PORT2, 3 3859 #define P2_4 XMC_GPIO_PORT2, 4 3860 #define P2_5 XMC_GPIO_PORT2, 5 3861 #define P2_6 XMC_GPIO_PORT2, 6 3862 #define P2_7 XMC_GPIO_PORT2, 7 3863 #define P2_8 XMC_GPIO_PORT2, 8 3864 #define P2_9 XMC_GPIO_PORT2, 9 3865 #define P2_10 XMC_GPIO_PORT2, 10 3866 #define P2_14 XMC_GPIO_PORT2, 14 3867 #define P2_15 XMC_GPIO_PORT2, 15 3868 #define P3_0 XMC_GPIO_PORT3, 0 3869 #define P3_1 XMC_GPIO_PORT3, 1 3870 #define P3_2 XMC_GPIO_PORT3, 2 3871 #define P3_3 XMC_GPIO_PORT3, 3 3872 #define P3_4 XMC_GPIO_PORT3, 4 3873 #define P3_5 XMC_GPIO_PORT3, 5 3874 #define P3_6 XMC_GPIO_PORT3, 6 3875 #define P4_0 XMC_GPIO_PORT4, 0 3876 #define P4_1 XMC_GPIO_PORT4, 1 3877 #define P5_0 XMC_GPIO_PORT5, 0 3878 #define P5_1 XMC_GPIO_PORT5, 1 3879 #define P5_2 XMC_GPIO_PORT5, 2 3880 #define P5_7 XMC_GPIO_PORT5, 7 3881 #define P14_0 XMC_GPIO_PORT14, 0 3882 #define P14_1 XMC_GPIO_PORT14, 1 3883 #define P14_2 XMC_GPIO_PORT14, 2 3884 #define P14_3 XMC_GPIO_PORT14, 3 3885 #define P14_4 XMC_GPIO_PORT14, 4 3886 #define P14_5 XMC_GPIO_PORT14, 5 3887 #define P14_6 XMC_GPIO_PORT14, 6 3888 #define P14_7 XMC_GPIO_PORT14, 7 3889 #define P14_8 XMC_GPIO_PORT14, 8 3890 #define P14_9 XMC_GPIO_PORT14, 9 3891 #define P14_12 XMC_GPIO_PORT14, 12 3892 #define P14_13 XMC_GPIO_PORT14, 13 3893 #define P14_14 XMC_GPIO_PORT14, 14 3894 #define P14_15 XMC_GPIO_PORT14, 15 3895 #define P15_2 XMC_GPIO_PORT15, 2 3896 #define P15_3 XMC_GPIO_PORT15, 3 3897 #define P15_8 XMC_GPIO_PORT15, 8 3898 #define P15_9 XMC_GPIO_PORT15, 9 3899 3900 3901 /* Alternate Output Function */ 3902 #define P0_0_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 3903 #define P0_0_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 3904 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3905 #define P0_1_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 3906 #define P0_1_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 3907 #define P0_2_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 3908 #define P0_2_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 3909 #define P0_3_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 3910 #define P0_4_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 3911 #define P0_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3912 #define P0_5_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 3913 #define P0_6_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 3914 #define P0_6_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT3 3915 #define P0_7_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 3916 #define P0_7_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 3917 #define P0_8_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 3918 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3919 #define P0_9_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 3920 #define P0_9_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT3 3921 #define P0_9_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 3922 #define P0_10_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3923 #define P0_10_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 3924 #define P0_10_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 3925 #define P0_11_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3926 #define P0_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT3 3927 #define P0_12_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 3928 #define P0_12_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 3929 #define P1_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT1 3930 #define P1_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 3931 #define P1_0_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 3932 #define P1_0_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 3933 #define P1_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT1 3934 #define P1_1_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3935 #define P1_1_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 3936 #define P1_1_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 3937 #define P1_2_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 3938 #define P1_2_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 3939 #define P1_3_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3940 #define P1_3_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 3941 #define P1_3_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 3942 #define P1_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 3943 #define P1_4_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 3944 #define P1_4_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT4 3945 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3946 #define P1_5_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 3947 #define P1_5_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT4 3948 #define P1_6_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3949 #define P1_7_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3950 #define P1_7_AF_DSD_MCLK2 XMC_GPIO_MODE_OUTPUT_ALT3 3951 #define P1_8_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 3952 #define P1_8_AF_DSD_MCLK1 XMC_GPIO_MODE_OUTPUT_ALT3 3953 #define P1_9_AF_DSD_MCLK0 XMC_GPIO_MODE_OUTPUT_ALT3 3954 #define P1_10_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3955 #define P1_10_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 3956 #define P1_11_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 3957 #define P1_11_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 3958 #define P1_12_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 3959 #define P1_13_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 3960 #define P1_13_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 3961 #define P1_14_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 3962 #define P1_14_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 3963 #define P1_15_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 3964 #define P1_15_AF_DSD_MCLK2 XMC_GPIO_MODE_OUTPUT_ALT2 3965 #define P1_15_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 3966 #define P2_0_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT2 3967 #define P2_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT3 3968 #define P2_0_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 3969 #define P2_1_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT2 3970 #define P2_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT3 3971 #define P2_1_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 3972 #define P2_2_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 3973 #define P2_2_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT2 3974 #define P2_2_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 3975 #define P2_2_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT4 3976 #define P2_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 3977 #define P2_3_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 3978 #define P2_3_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 3979 #define P2_3_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT4 3980 #define P2_4_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 3981 #define P2_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3982 #define P2_4_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 3983 #define P2_4_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT4 3984 #define P2_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3985 #define P2_5_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 3986 #define P2_5_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT4 3987 #define P2_6_AF_U2C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT1 3988 #define P2_6_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT3 3989 #define P2_6_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 3990 #define P2_7_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT3 3991 #define P2_7_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 3992 #define P2_8_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 3993 #define P2_8_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT4 3994 #define P2_9_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 3995 #define P2_9_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT4 3996 #define P2_10_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT1 3997 #define P2_14_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT1 3998 #define P2_14_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3999 #define P2_14_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 4000 #define P2_15_AF_VADC_EMUX12 XMC_GPIO_MODE_OUTPUT_ALT1 4001 #define P2_15_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 4002 #define P2_15_AF_LEDTS0_LINE6 XMC_GPIO_MODE_OUTPUT_ALT4 4003 #define P3_0_AF_U2C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 4004 #define P3_0_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4005 #define P3_0_AF_CCU42_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 4006 #define P3_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 4007 #define P3_2_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT4 4008 #define P3_3_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 4009 #define P3_3_AF_CCU42_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 4010 #define P3_4_AF_U2C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 4011 #define P3_4_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 4012 #define P3_4_AF_CCU42_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 4013 #define P3_4_AF_DSD_MCLK3 XMC_GPIO_MODE_OUTPUT_ALT4 4014 #define P3_5_AF_U2C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4015 #define P3_5_AF_U1C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 4016 #define P3_5_AF_CCU42_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 4017 #define P3_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 4018 #define P3_6_AF_U2C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 4019 #define P3_6_AF_U1C1_SELO4 XMC_GPIO_MODE_OUTPUT_ALT2 4020 #define P3_6_AF_CCU42_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 4021 #define P3_6_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 4022 #define P4_0_AF_DSD_MCLK1 XMC_GPIO_MODE_OUTPUT_ALT3 4023 #define P4_1_AF_U2C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 4024 #define P4_1_AF_U1C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4025 #define P4_1_AF_DSD_MCLK0 XMC_GPIO_MODE_OUTPUT_ALT3 4026 #define P4_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT4 4027 #define P5_0_AF_U2C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4028 #define P5_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT2 4029 #define P5_0_AF_CCU81_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 4030 #define P5_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4031 #define P5_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT2 4032 #define P5_1_AF_CCU81_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 4033 #define P5_2_AF_U2C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 4034 #define P5_2_AF_CCU81_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 4035 #define P5_7_AF_CCU81_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 4036 #define P5_7_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT4 4037 4038 /* HW control options */ 4039 #define P0_2_HWCTRL_U1C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 4040 #define P0_2_HWCTRL_EBU_AD0 XMC_GPIO_HWCTRL_PERIPHERAL2 4041 #define P0_3_HWCTRL_U1C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 4042 #define P0_3_HWCTRL_EBU_AD1 XMC_GPIO_HWCTRL_PERIPHERAL2 4043 #define P0_4_HWCTRL_U1C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 4044 #define P0_4_HWCTRL_EBU_AD2 XMC_GPIO_HWCTRL_PERIPHERAL2 4045 #define P0_5_HWCTRL_U1C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 4046 #define P0_5_HWCTRL_EBU_AD3 XMC_GPIO_HWCTRL_PERIPHERAL2 4047 #define P0_6_HWCTRL_EBU_ADV XMC_GPIO_HWCTRL_PERIPHERAL2 4048 #define P0_7_HWCTRL_EBU_AD6 XMC_GPIO_HWCTRL_PERIPHERAL2 4049 #define P0_8_HWCTRL_EBU_AD7 XMC_GPIO_HWCTRL_PERIPHERAL2 4050 #define P0_9_HWCTRL_EBU_CS1 XMC_GPIO_HWCTRL_PERIPHERAL2 4051 #define P0_11_HWCTRL_SDMMC_RESET XMC_GPIO_HWCTRL_PERIPHERAL1 4052 #define P0_11_HWCTRL_EBU_BREQ XMC_GPIO_HWCTRL_PERIPHERAL2 4053 #define P0_12_HWCTRL_EBU_HLDA_OUT XMC_GPIO_HWCTRL_PERIPHERAL2 4054 #define P1_2_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 4055 #define P1_2_HWCTRL_EBU_AD14 XMC_GPIO_HWCTRL_PERIPHERAL2 4056 #define P1_3_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 4057 #define P1_3_HWCTRL_EBU_AD15 XMC_GPIO_HWCTRL_PERIPHERAL2 4058 #define P1_4_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 4059 #define P1_5_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 4060 #define P1_6_HWCTRL_SDMMC_DATA_OUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 4061 #define P1_6_HWCTRL_EBU_AD10 XMC_GPIO_HWCTRL_PERIPHERAL2 4062 #define P1_7_HWCTRL_SDMMC_DATA_OUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 4063 #define P1_7_HWCTRL_EBU_AD11 XMC_GPIO_HWCTRL_PERIPHERAL2 4064 #define P1_8_HWCTRL_SDMMC_DATA_OUT4 XMC_GPIO_HWCTRL_PERIPHERAL1 4065 #define P1_8_HWCTRL_EBU_AD12 XMC_GPIO_HWCTRL_PERIPHERAL2 4066 #define P1_9_HWCTRL_SDMMC_DATA_OUT5 XMC_GPIO_HWCTRL_PERIPHERAL1 4067 #define P1_9_HWCTRL_EBU_AD13 XMC_GPIO_HWCTRL_PERIPHERAL2 4068 #define P1_12_HWCTRL_SDMMC_DATA_OUT6 XMC_GPIO_HWCTRL_PERIPHERAL1 4069 #define P1_12_HWCTRL_EBU_AD16 XMC_GPIO_HWCTRL_PERIPHERAL2 4070 #define P1_13_HWCTRL_SDMMC_DATA_OUT7 XMC_GPIO_HWCTRL_PERIPHERAL1 4071 #define P1_13_HWCTRL_EBU_AD17 XMC_GPIO_HWCTRL_PERIPHERAL2 4072 #define P1_14_HWCTRL_EBU_AD18 XMC_GPIO_HWCTRL_PERIPHERAL2 4073 #define P1_15_HWCTRL_EBU_AD19 XMC_GPIO_HWCTRL_PERIPHERAL2 4074 #define P2_0_HWCTRL_EBU_AD20 XMC_GPIO_HWCTRL_PERIPHERAL2 4075 #define P2_1_HWCTRL_DB_TDO_TRACESWO XMC_GPIO_HWCTRL_PERIPHERAL1 4076 #define P2_1_HWCTRL_EBU_AD21 XMC_GPIO_HWCTRL_PERIPHERAL2 4077 #define P2_2_HWCTRL_LEDTS0_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 4078 #define P2_2_HWCTRL_EBU_AD22 XMC_GPIO_HWCTRL_PERIPHERAL2 4079 #define P2_3_HWCTRL_LEDTS0_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 4080 #define P2_3_HWCTRL_EBU_AD23 XMC_GPIO_HWCTRL_PERIPHERAL2 4081 #define P2_4_HWCTRL_LEDTS0_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 4082 #define P2_4_HWCTRL_EBU_AD24 XMC_GPIO_HWCTRL_PERIPHERAL2 4083 #define P2_5_HWCTRL_LEDTS0_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 4084 #define P2_5_HWCTRL_EBU_AD25 XMC_GPIO_HWCTRL_PERIPHERAL2 4085 #define P2_6_HWCTRL_U2C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 4086 #define P2_8_HWCTRL_LEDTS0_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 4087 #define P2_8_HWCTRL_EBU_AD26 XMC_GPIO_HWCTRL_PERIPHERAL2 4088 #define P2_9_HWCTRL_LEDTS0_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 4089 #define P2_9_HWCTRL_EBU_AD27 XMC_GPIO_HWCTRL_PERIPHERAL2 4090 #define P2_10_HWCTRL_DB_ETM_TRACEDATA3 XMC_GPIO_HWCTRL_PERIPHERAL1 4091 #define P2_10_HWCTRL_EBU_AD28 XMC_GPIO_HWCTRL_PERIPHERAL2 4092 #define P2_14_HWCTRL_DB_ETM_TRACECLK XMC_GPIO_HWCTRL_PERIPHERAL1 4093 #define P2_14_HWCTRL_EBU_BC0 XMC_GPIO_HWCTRL_PERIPHERAL2 4094 #define P2_15_HWCTRL_LEDTS0_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 4095 #define P2_15_HWCTRL_EBU_BC1 XMC_GPIO_HWCTRL_PERIPHERAL2 4096 #define P3_0_HWCTRL_EBU_RD XMC_GPIO_HWCTRL_PERIPHERAL2 4097 #define P3_1_HWCTRL_EBU_RD_NWR XMC_GPIO_HWCTRL_PERIPHERAL2 4098 #define P3_2_HWCTRL_EBU_CS0 XMC_GPIO_HWCTRL_PERIPHERAL2 4099 #define P3_3_HWCTRL_SDMMC_LED XMC_GPIO_HWCTRL_PERIPHERAL1 4100 #define P3_4_HWCTRL_SDMMC_BUS_POWER XMC_GPIO_HWCTRL_PERIPHERAL1 4101 #define P3_5_HWCTRL_SDMMC_CMD_OUT XMC_GPIO_HWCTRL_PERIPHERAL1 4102 #define P3_5_HWCTRL_EBU_AD4 XMC_GPIO_HWCTRL_PERIPHERAL2 4103 #define P3_6_HWCTRL_SDMMC_CLK_OUT XMC_GPIO_HWCTRL_PERIPHERAL1 4104 #define P3_6_HWCTRL_EBU_AD5 XMC_GPIO_HWCTRL_PERIPHERAL2 4105 #define P4_0_HWCTRL_SDMMC_DATA_OUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 4106 #define P4_0_HWCTRL_EBU_AD8 XMC_GPIO_HWCTRL_PERIPHERAL2 4107 #define P4_1_HWCTRL_SDMMC_DATA_OUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 4108 #define P4_1_HWCTRL_EBU_AD9 XMC_GPIO_HWCTRL_PERIPHERAL2 4109 #define P5_0_HWCTRL_U2C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 4110 #define P5_1_HWCTRL_U2C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 4111 #define P5_7_HWCTRL_U2C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 4112 #endif 4113 4114 4115 #if (UC_DEVICE == XMC4504) && (UC_PACKAGE == LQFP144) 4116 #define P0_0 XMC_GPIO_PORT0, 0 4117 #define P0_1 XMC_GPIO_PORT0, 1 4118 #define P0_2 XMC_GPIO_PORT0, 2 4119 #define P0_3 XMC_GPIO_PORT0, 3 4120 #define P0_4 XMC_GPIO_PORT0, 4 4121 #define P0_5 XMC_GPIO_PORT0, 5 4122 #define P0_6 XMC_GPIO_PORT0, 6 4123 #define P0_7 XMC_GPIO_PORT0, 7 4124 #define P0_8 XMC_GPIO_PORT0, 8 4125 #define P0_9 XMC_GPIO_PORT0, 9 4126 #define P0_10 XMC_GPIO_PORT0, 10 4127 #define P0_11 XMC_GPIO_PORT0, 11 4128 #define P0_12 XMC_GPIO_PORT0, 12 4129 #define P0_13 XMC_GPIO_PORT0, 13 4130 #define P0_14 XMC_GPIO_PORT0, 14 4131 #define P0_15 XMC_GPIO_PORT0, 15 4132 #define P1_0 XMC_GPIO_PORT1, 0 4133 #define P1_1 XMC_GPIO_PORT1, 1 4134 #define P1_2 XMC_GPIO_PORT1, 2 4135 #define P1_3 XMC_GPIO_PORT1, 3 4136 #define P1_4 XMC_GPIO_PORT1, 4 4137 #define P1_5 XMC_GPIO_PORT1, 5 4138 #define P1_6 XMC_GPIO_PORT1, 6 4139 #define P1_7 XMC_GPIO_PORT1, 7 4140 #define P1_8 XMC_GPIO_PORT1, 8 4141 #define P1_9 XMC_GPIO_PORT1, 9 4142 #define P1_10 XMC_GPIO_PORT1, 10 4143 #define P1_11 XMC_GPIO_PORT1, 11 4144 #define P1_12 XMC_GPIO_PORT1, 12 4145 #define P1_13 XMC_GPIO_PORT1, 13 4146 #define P1_14 XMC_GPIO_PORT1, 14 4147 #define P1_15 XMC_GPIO_PORT1, 15 4148 #define P2_0 XMC_GPIO_PORT2, 0 4149 #define P2_1 XMC_GPIO_PORT2, 1 4150 #define P2_2 XMC_GPIO_PORT2, 2 4151 #define P2_3 XMC_GPIO_PORT2, 3 4152 #define P2_4 XMC_GPIO_PORT2, 4 4153 #define P2_5 XMC_GPIO_PORT2, 5 4154 #define P2_6 XMC_GPIO_PORT2, 6 4155 #define P2_7 XMC_GPIO_PORT2, 7 4156 #define P2_8 XMC_GPIO_PORT2, 8 4157 #define P2_9 XMC_GPIO_PORT2, 9 4158 #define P2_10 XMC_GPIO_PORT2, 10 4159 #define P2_11 XMC_GPIO_PORT2, 11 4160 #define P2_12 XMC_GPIO_PORT2, 12 4161 #define P2_13 XMC_GPIO_PORT2, 13 4162 #define P2_14 XMC_GPIO_PORT2, 14 4163 #define P2_15 XMC_GPIO_PORT2, 15 4164 #define P3_0 XMC_GPIO_PORT3, 0 4165 #define P3_1 XMC_GPIO_PORT3, 1 4166 #define P3_2 XMC_GPIO_PORT3, 2 4167 #define P3_3 XMC_GPIO_PORT3, 3 4168 #define P3_4 XMC_GPIO_PORT3, 4 4169 #define P3_5 XMC_GPIO_PORT3, 5 4170 #define P3_6 XMC_GPIO_PORT3, 6 4171 #define P3_7 XMC_GPIO_PORT3, 7 4172 #define P3_8 XMC_GPIO_PORT3, 8 4173 #define P3_9 XMC_GPIO_PORT3, 9 4174 #define P3_10 XMC_GPIO_PORT3, 10 4175 #define P3_11 XMC_GPIO_PORT3, 11 4176 #define P3_12 XMC_GPIO_PORT3, 12 4177 #define P3_13 XMC_GPIO_PORT3, 13 4178 #define P3_14 XMC_GPIO_PORT3, 14 4179 #define P3_15 XMC_GPIO_PORT3, 15 4180 #define P4_0 XMC_GPIO_PORT4, 0 4181 #define P4_1 XMC_GPIO_PORT4, 1 4182 #define P4_2 XMC_GPIO_PORT4, 2 4183 #define P4_3 XMC_GPIO_PORT4, 3 4184 #define P4_4 XMC_GPIO_PORT4, 4 4185 #define P4_5 XMC_GPIO_PORT4, 5 4186 #define P4_6 XMC_GPIO_PORT4, 6 4187 #define P4_7 XMC_GPIO_PORT4, 7 4188 #define P5_0 XMC_GPIO_PORT5, 0 4189 #define P5_1 XMC_GPIO_PORT5, 1 4190 #define P5_2 XMC_GPIO_PORT5, 2 4191 #define P5_3 XMC_GPIO_PORT5, 3 4192 #define P5_4 XMC_GPIO_PORT5, 4 4193 #define P5_5 XMC_GPIO_PORT5, 5 4194 #define P5_6 XMC_GPIO_PORT5, 6 4195 #define P5_7 XMC_GPIO_PORT5, 7 4196 #define P5_8 XMC_GPIO_PORT5, 8 4197 #define P5_9 XMC_GPIO_PORT5, 9 4198 #define P5_10 XMC_GPIO_PORT5, 10 4199 #define P5_11 XMC_GPIO_PORT5, 11 4200 #define P6_0 XMC_GPIO_PORT6, 0 4201 #define P6_1 XMC_GPIO_PORT6, 1 4202 #define P6_2 XMC_GPIO_PORT6, 2 4203 #define P6_3 XMC_GPIO_PORT6, 3 4204 #define P6_4 XMC_GPIO_PORT6, 4 4205 #define P6_5 XMC_GPIO_PORT6, 5 4206 #define P6_6 XMC_GPIO_PORT6, 6 4207 #define P14_0 XMC_GPIO_PORT14, 0 4208 #define P14_1 XMC_GPIO_PORT14, 1 4209 #define P14_2 XMC_GPIO_PORT14, 2 4210 #define P14_3 XMC_GPIO_PORT14, 3 4211 #define P14_4 XMC_GPIO_PORT14, 4 4212 #define P14_5 XMC_GPIO_PORT14, 5 4213 #define P14_6 XMC_GPIO_PORT14, 6 4214 #define P14_7 XMC_GPIO_PORT14, 7 4215 #define P14_8 XMC_GPIO_PORT14, 8 4216 #define P14_9 XMC_GPIO_PORT14, 9 4217 #define P14_12 XMC_GPIO_PORT14, 12 4218 #define P14_13 XMC_GPIO_PORT14, 13 4219 #define P14_14 XMC_GPIO_PORT14, 14 4220 #define P14_15 XMC_GPIO_PORT14, 15 4221 #define P15_2 XMC_GPIO_PORT15, 2 4222 #define P15_3 XMC_GPIO_PORT15, 3 4223 #define P15_4 XMC_GPIO_PORT15, 4 4224 #define P15_5 XMC_GPIO_PORT15, 5 4225 #define P15_6 XMC_GPIO_PORT15, 6 4226 #define P15_7 XMC_GPIO_PORT15, 7 4227 #define P15_8 XMC_GPIO_PORT15, 8 4228 #define P15_9 XMC_GPIO_PORT15, 9 4229 #define P15_12 XMC_GPIO_PORT15, 12 4230 #define P15_13 XMC_GPIO_PORT15, 13 4231 #define P15_14 XMC_GPIO_PORT15, 14 4232 #define P15_15 XMC_GPIO_PORT15, 15 4233 4234 4235 /* Alternate Output Function */ 4236 #define P0_0_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 4237 #define P0_0_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 4238 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4239 #define P0_1_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 4240 #define P0_1_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 4241 #define P0_2_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 4242 #define P0_2_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 4243 #define P0_3_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 4244 #define P0_4_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 4245 #define P0_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4246 #define P0_5_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 4247 #define P0_6_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 4248 #define P0_6_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT3 4249 #define P0_7_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 4250 #define P0_7_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 4251 #define P0_8_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 4252 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4253 #define P0_9_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 4254 #define P0_9_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT3 4255 #define P0_9_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 4256 #define P0_10_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4257 #define P0_10_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 4258 #define P0_10_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 4259 #define P0_11_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4260 #define P0_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT3 4261 #define P0_12_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 4262 #define P0_12_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 4263 #define P0_13_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4264 #define P0_13_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 4265 #define P0_14_AF_U1C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 4266 #define P0_14_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 4267 #define P0_15_AF_U1C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 4268 #define P0_15_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 4269 #define P1_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT1 4270 #define P1_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 4271 #define P1_0_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 4272 #define P1_0_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 4273 #define P1_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT1 4274 #define P1_1_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4275 #define P1_1_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 4276 #define P1_1_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 4277 #define P1_2_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 4278 #define P1_2_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 4279 #define P1_3_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4280 #define P1_3_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 4281 #define P1_3_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 4282 #define P1_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 4283 #define P1_4_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 4284 #define P1_4_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT4 4285 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4286 #define P1_5_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 4287 #define P1_5_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT4 4288 #define P1_6_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4289 #define P1_7_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4290 #define P1_7_AF_DSD_MCLK2 XMC_GPIO_MODE_OUTPUT_ALT3 4291 #define P1_8_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 4292 #define P1_8_AF_DSD_MCLK1 XMC_GPIO_MODE_OUTPUT_ALT3 4293 #define P1_9_AF_DSD_MCLK0 XMC_GPIO_MODE_OUTPUT_ALT3 4294 #define P1_10_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4295 #define P1_10_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 4296 #define P1_11_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 4297 #define P1_11_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 4298 #define P1_12_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 4299 #define P1_13_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 4300 #define P1_13_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 4301 #define P1_14_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 4302 #define P1_14_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 4303 #define P1_15_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 4304 #define P1_15_AF_DSD_MCLK2 XMC_GPIO_MODE_OUTPUT_ALT2 4305 #define P1_15_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 4306 #define P2_0_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT2 4307 #define P2_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT3 4308 #define P2_0_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 4309 #define P2_1_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT2 4310 #define P2_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT3 4311 #define P2_1_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 4312 #define P2_2_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 4313 #define P2_2_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT2 4314 #define P2_2_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 4315 #define P2_2_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT4 4316 #define P2_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 4317 #define P2_3_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 4318 #define P2_3_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 4319 #define P2_3_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT4 4320 #define P2_4_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 4321 #define P2_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4322 #define P2_4_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 4323 #define P2_4_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT4 4324 #define P2_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4325 #define P2_5_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 4326 #define P2_5_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT4 4327 #define P2_6_AF_U2C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT1 4328 #define P2_6_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT3 4329 #define P2_6_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 4330 #define P2_7_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT3 4331 #define P2_7_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 4332 #define P2_8_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 4333 #define P2_8_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT4 4334 #define P2_9_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 4335 #define P2_9_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT4 4336 #define P2_10_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT1 4337 #define P2_11_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 4338 #define P2_12_AF_CCU81_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 4339 #define P2_14_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT1 4340 #define P2_14_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4341 #define P2_14_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 4342 #define P2_15_AF_VADC_EMUX12 XMC_GPIO_MODE_OUTPUT_ALT1 4343 #define P2_15_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 4344 #define P2_15_AF_LEDTS0_LINE6 XMC_GPIO_MODE_OUTPUT_ALT4 4345 #define P3_0_AF_U2C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 4346 #define P3_0_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4347 #define P3_0_AF_CCU42_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 4348 #define P3_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 4349 #define P3_2_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT4 4350 #define P3_3_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 4351 #define P3_3_AF_CCU42_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 4352 #define P3_4_AF_U2C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 4353 #define P3_4_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 4354 #define P3_4_AF_CCU42_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 4355 #define P3_4_AF_DSD_MCLK3 XMC_GPIO_MODE_OUTPUT_ALT4 4356 #define P3_5_AF_U2C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4357 #define P3_5_AF_U1C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 4358 #define P3_5_AF_CCU42_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 4359 #define P3_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 4360 #define P3_6_AF_U2C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 4361 #define P3_6_AF_U1C1_SELO4 XMC_GPIO_MODE_OUTPUT_ALT2 4362 #define P3_6_AF_CCU42_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 4363 #define P3_6_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 4364 #define P3_7_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 4365 #define P3_7_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT4 4366 #define P3_8_AF_U2C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4367 #define P3_8_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 4368 #define P3_8_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 4369 #define P3_8_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT4 4370 #define P3_9_AF_U2C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 4371 #define P3_9_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 4372 #define P3_9_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT4 4373 #define P3_10_AF_U2C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 4374 #define P3_10_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 4375 #define P3_10_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT4 4376 #define P3_11_AF_U2C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4377 #define P3_11_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 4378 #define P3_11_AF_CCU42_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 4379 #define P3_11_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT4 4380 #define P3_12_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 4381 #define P3_12_AF_CCU42_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 4382 #define P3_12_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT4 4383 #define P3_13_AF_U2C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 4384 #define P3_13_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4385 #define P3_13_AF_CCU42_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 4386 #define P3_13_AF_LEDTS0_LINE6 XMC_GPIO_MODE_OUTPUT_ALT4 4387 #define P3_14_AF_U1C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 4388 #define P3_15_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4389 #define P4_0_AF_DSD_MCLK1 XMC_GPIO_MODE_OUTPUT_ALT3 4390 #define P4_1_AF_U2C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 4391 #define P4_1_AF_U1C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4392 #define P4_1_AF_DSD_MCLK0 XMC_GPIO_MODE_OUTPUT_ALT3 4393 #define P4_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT4 4394 #define P4_2_AF_U2C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT1 4395 #define P4_2_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4396 #define P4_2_AF_U2C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 4397 #define P4_3_AF_U2C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT1 4398 #define P4_3_AF_U0C0_SELO5 XMC_GPIO_MODE_OUTPUT_ALT2 4399 #define P4_3_AF_CCU43_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 4400 #define P4_4_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT2 4401 #define P4_4_AF_CCU43_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 4402 #define P4_5_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 4403 #define P4_5_AF_CCU43_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 4404 #define P4_6_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 4405 #define P4_6_AF_CCU43_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 4406 #define P5_0_AF_U2C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4407 #define P5_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT2 4408 #define P5_0_AF_CCU81_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 4409 #define P5_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4410 #define P5_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT2 4411 #define P5_1_AF_CCU81_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 4412 #define P5_2_AF_U2C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 4413 #define P5_2_AF_CCU81_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 4414 #define P5_3_AF_U2C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 4415 #define P5_3_AF_CCU81_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 4416 #define P5_4_AF_U2C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT1 4417 #define P5_4_AF_CCU81_OUT13 XMC_GPIO_MODE_OUTPUT_ALT3 4418 #define P5_5_AF_U2C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT1 4419 #define P5_5_AF_CCU81_OUT12 XMC_GPIO_MODE_OUTPUT_ALT3 4420 #define P5_6_AF_U2C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT1 4421 #define P5_6_AF_CCU81_OUT03 XMC_GPIO_MODE_OUTPUT_ALT3 4422 #define P5_7_AF_CCU81_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 4423 #define P5_7_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT4 4424 #define P5_8_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4425 #define P5_8_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 4426 #define P5_9_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 4427 #define P5_9_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 4428 #define P5_10_AF_U1C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4429 #define P5_10_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 4430 #define P5_10_AF_LEDTS0_LINE7 XMC_GPIO_MODE_OUTPUT_ALT4 4431 #define P5_11_AF_U1C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 4432 #define P5_11_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 4433 #define P6_0_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 4434 #define P6_0_AF_CCU81_OUT31 XMC_GPIO_MODE_OUTPUT_ALT3 4435 #define P6_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 4436 #define P6_1_AF_CCU81_OUT30 XMC_GPIO_MODE_OUTPUT_ALT3 4437 #define P6_2_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4438 #define P6_2_AF_CCU43_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 4439 #define P6_3_AF_CCU43_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 4440 #define P6_4_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4441 #define P6_4_AF_CCU43_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 4442 #define P6_5_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4443 #define P6_5_AF_CCU43_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 4444 #define P6_6_AF_DSD_MCLK3 XMC_GPIO_MODE_OUTPUT_ALT3 4445 4446 /* HW control options */ 4447 #define P0_2_HWCTRL_U1C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 4448 #define P0_2_HWCTRL_EBU_AD0 XMC_GPIO_HWCTRL_PERIPHERAL2 4449 #define P0_3_HWCTRL_U1C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 4450 #define P0_3_HWCTRL_EBU_AD1 XMC_GPIO_HWCTRL_PERIPHERAL2 4451 #define P0_4_HWCTRL_U1C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 4452 #define P0_4_HWCTRL_EBU_AD2 XMC_GPIO_HWCTRL_PERIPHERAL2 4453 #define P0_5_HWCTRL_U1C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 4454 #define P0_5_HWCTRL_EBU_AD3 XMC_GPIO_HWCTRL_PERIPHERAL2 4455 #define P0_6_HWCTRL_EBU_ADV XMC_GPIO_HWCTRL_PERIPHERAL2 4456 #define P0_7_HWCTRL_EBU_AD6 XMC_GPIO_HWCTRL_PERIPHERAL2 4457 #define P0_8_HWCTRL_EBU_AD7 XMC_GPIO_HWCTRL_PERIPHERAL2 4458 #define P0_9_HWCTRL_EBU_CS1 XMC_GPIO_HWCTRL_PERIPHERAL2 4459 #define P0_11_HWCTRL_SDMMC_RESET XMC_GPIO_HWCTRL_PERIPHERAL1 4460 #define P0_11_HWCTRL_EBU_BREQ XMC_GPIO_HWCTRL_PERIPHERAL2 4461 #define P0_12_HWCTRL_EBU_HLDA_OUT XMC_GPIO_HWCTRL_PERIPHERAL2 4462 #define P0_14_HWCTRL_U1C1_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 4463 #define P0_15_HWCTRL_U1C1_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 4464 #define P1_2_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 4465 #define P1_2_HWCTRL_EBU_AD14 XMC_GPIO_HWCTRL_PERIPHERAL2 4466 #define P1_3_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 4467 #define P1_3_HWCTRL_EBU_AD15 XMC_GPIO_HWCTRL_PERIPHERAL2 4468 #define P1_4_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 4469 #define P1_5_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 4470 #define P1_6_HWCTRL_SDMMC_DATA_OUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 4471 #define P1_6_HWCTRL_EBU_AD10 XMC_GPIO_HWCTRL_PERIPHERAL2 4472 #define P1_7_HWCTRL_SDMMC_DATA_OUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 4473 #define P1_7_HWCTRL_EBU_AD11 XMC_GPIO_HWCTRL_PERIPHERAL2 4474 #define P1_8_HWCTRL_SDMMC_DATA_OUT4 XMC_GPIO_HWCTRL_PERIPHERAL1 4475 #define P1_8_HWCTRL_EBU_AD12 XMC_GPIO_HWCTRL_PERIPHERAL2 4476 #define P1_9_HWCTRL_SDMMC_DATA_OUT5 XMC_GPIO_HWCTRL_PERIPHERAL1 4477 #define P1_9_HWCTRL_EBU_AD13 XMC_GPIO_HWCTRL_PERIPHERAL2 4478 #define P1_12_HWCTRL_SDMMC_DATA_OUT6 XMC_GPIO_HWCTRL_PERIPHERAL1 4479 #define P1_12_HWCTRL_EBU_AD16 XMC_GPIO_HWCTRL_PERIPHERAL2 4480 #define P1_13_HWCTRL_SDMMC_DATA_OUT7 XMC_GPIO_HWCTRL_PERIPHERAL1 4481 #define P1_13_HWCTRL_EBU_AD17 XMC_GPIO_HWCTRL_PERIPHERAL2 4482 #define P1_14_HWCTRL_EBU_AD18 XMC_GPIO_HWCTRL_PERIPHERAL2 4483 #define P1_15_HWCTRL_EBU_AD19 XMC_GPIO_HWCTRL_PERIPHERAL2 4484 #define P2_0_HWCTRL_EBU_AD20 XMC_GPIO_HWCTRL_PERIPHERAL2 4485 #define P2_1_HWCTRL_DB_TDO_TRACESWO XMC_GPIO_HWCTRL_PERIPHERAL1 4486 #define P2_1_HWCTRL_EBU_AD21 XMC_GPIO_HWCTRL_PERIPHERAL2 4487 #define P2_2_HWCTRL_LEDTS0_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 4488 #define P2_2_HWCTRL_EBU_AD22 XMC_GPIO_HWCTRL_PERIPHERAL2 4489 #define P2_3_HWCTRL_LEDTS0_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 4490 #define P2_3_HWCTRL_EBU_AD23 XMC_GPIO_HWCTRL_PERIPHERAL2 4491 #define P2_4_HWCTRL_LEDTS0_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 4492 #define P2_4_HWCTRL_EBU_AD24 XMC_GPIO_HWCTRL_PERIPHERAL2 4493 #define P2_5_HWCTRL_LEDTS0_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 4494 #define P2_5_HWCTRL_EBU_AD25 XMC_GPIO_HWCTRL_PERIPHERAL2 4495 #define P2_6_HWCTRL_U2C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 4496 #define P2_8_HWCTRL_LEDTS0_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 4497 #define P2_8_HWCTRL_EBU_AD26 XMC_GPIO_HWCTRL_PERIPHERAL2 4498 #define P2_9_HWCTRL_LEDTS0_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 4499 #define P2_9_HWCTRL_EBU_AD27 XMC_GPIO_HWCTRL_PERIPHERAL2 4500 #define P2_10_HWCTRL_DB_ETM_TRACEDATA3 XMC_GPIO_HWCTRL_PERIPHERAL1 4501 #define P2_10_HWCTRL_EBU_AD28 XMC_GPIO_HWCTRL_PERIPHERAL2 4502 #define P2_11_HWCTRL_DB_ETM_TRACEDATA2 XMC_GPIO_HWCTRL_PERIPHERAL1 4503 #define P2_11_HWCTRL_EBU_AD29 XMC_GPIO_HWCTRL_PERIPHERAL2 4504 #define P2_12_HWCTRL_DB_ETM_TRACEDATA1 XMC_GPIO_HWCTRL_PERIPHERAL1 4505 #define P2_12_HWCTRL_EBU_AD30 XMC_GPIO_HWCTRL_PERIPHERAL2 4506 #define P2_13_HWCTRL_DB_ETM_TRACEDATA0 XMC_GPIO_HWCTRL_PERIPHERAL1 4507 #define P2_13_HWCTRL_EBU_AD31 XMC_GPIO_HWCTRL_PERIPHERAL2 4508 #define P2_14_HWCTRL_DB_ETM_TRACECLK XMC_GPIO_HWCTRL_PERIPHERAL1 4509 #define P2_14_HWCTRL_EBU_BC0 XMC_GPIO_HWCTRL_PERIPHERAL2 4510 #define P2_15_HWCTRL_LEDTS0_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 4511 #define P2_15_HWCTRL_EBU_BC1 XMC_GPIO_HWCTRL_PERIPHERAL2 4512 #define P3_0_HWCTRL_EBU_RD XMC_GPIO_HWCTRL_PERIPHERAL2 4513 #define P3_1_HWCTRL_EBU_RD_NWR XMC_GPIO_HWCTRL_PERIPHERAL2 4514 #define P3_2_HWCTRL_EBU_CS0 XMC_GPIO_HWCTRL_PERIPHERAL2 4515 #define P3_3_HWCTRL_SDMMC_LED XMC_GPIO_HWCTRL_PERIPHERAL1 4516 #define P3_4_HWCTRL_SDMMC_BUS_POWER XMC_GPIO_HWCTRL_PERIPHERAL1 4517 #define P3_5_HWCTRL_SDMMC_CMD_OUT XMC_GPIO_HWCTRL_PERIPHERAL1 4518 #define P3_5_HWCTRL_EBU_AD4 XMC_GPIO_HWCTRL_PERIPHERAL2 4519 #define P3_6_HWCTRL_SDMMC_CLK_OUT XMC_GPIO_HWCTRL_PERIPHERAL1 4520 #define P3_6_HWCTRL_EBU_AD5 XMC_GPIO_HWCTRL_PERIPHERAL2 4521 #define P3_10_HWCTRL_U0C1_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 4522 #define P3_11_HWCTRL_U0C1_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 4523 #define P3_12_HWCTRL_U0C1_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 4524 #define P3_13_HWCTRL_U0C1_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 4525 #define P3_14_HWCTRL_U1C1_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 4526 #define P3_15_HWCTRL_U1C1_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 4527 #define P4_0_HWCTRL_SDMMC_DATA_OUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 4528 #define P4_0_HWCTRL_EBU_AD8 XMC_GPIO_HWCTRL_PERIPHERAL2 4529 #define P4_1_HWCTRL_SDMMC_DATA_OUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 4530 #define P4_1_HWCTRL_EBU_AD9 XMC_GPIO_HWCTRL_PERIPHERAL2 4531 #define P4_4_HWCTRL_U2C1_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 4532 #define P4_5_HWCTRL_U2C1_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 4533 #define P4_6_HWCTRL_U2C1_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 4534 #define P4_7_HWCTRL_U2C1_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 4535 #define P5_0_HWCTRL_U2C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 4536 #define P5_1_HWCTRL_U2C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 4537 #define P5_3_HWCTRL_EBU_CKE XMC_GPIO_HWCTRL_PERIPHERAL1 4538 #define P5_3_HWCTRL_EBU_A20 XMC_GPIO_HWCTRL_PERIPHERAL2 4539 #define P5_4_HWCTRL_EBU_RAS XMC_GPIO_HWCTRL_PERIPHERAL1 4540 #define P5_4_HWCTRL_EBU_A21 XMC_GPIO_HWCTRL_PERIPHERAL2 4541 #define P5_5_HWCTRL_EBU_CAS XMC_GPIO_HWCTRL_PERIPHERAL1 4542 #define P5_5_HWCTRL_EBU_A22 XMC_GPIO_HWCTRL_PERIPHERAL2 4543 #define P5_6_HWCTRL_EBU_BFCLKO XMC_GPIO_HWCTRL_PERIPHERAL1 4544 #define P5_6_HWCTRL_EBU_A23 XMC_GPIO_HWCTRL_PERIPHERAL2 4545 #define P5_7_HWCTRL_U2C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 4546 #define P5_8_HWCTRL_EBU_SDCLKO XMC_GPIO_HWCTRL_PERIPHERAL1 4547 #define P5_8_HWCTRL_EBU_CS2 XMC_GPIO_HWCTRL_PERIPHERAL2 4548 #define P5_9_HWCTRL_EBU_BFCLKO XMC_GPIO_HWCTRL_PERIPHERAL1 4549 #define P5_9_HWCTRL_EBU_CS3 XMC_GPIO_HWCTRL_PERIPHERAL2 4550 #define P5_10_HWCTRL_LEDTS0_TSIN7 XMC_GPIO_HWCTRL_PERIPHERAL1 4551 #define P6_0_HWCTRL_DB_ETM_TRACECLK XMC_GPIO_HWCTRL_PERIPHERAL1 4552 #define P6_0_HWCTRL_EBU_A16 XMC_GPIO_HWCTRL_PERIPHERAL2 4553 #define P6_1_HWCTRL_DB_ETM_TRACEDATA3 XMC_GPIO_HWCTRL_PERIPHERAL1 4554 #define P6_1_HWCTRL_EBU_A17 XMC_GPIO_HWCTRL_PERIPHERAL2 4555 #define P6_2_HWCTRL_DB_ETM_TRACEDATA2 XMC_GPIO_HWCTRL_PERIPHERAL1 4556 #define P6_2_HWCTRL_EBU_A18 XMC_GPIO_HWCTRL_PERIPHERAL2 4557 #define P6_4_HWCTRL_EBU_SDCLKO XMC_GPIO_HWCTRL_PERIPHERAL1 4558 #define P6_4_HWCTRL_EBU_A19 XMC_GPIO_HWCTRL_PERIPHERAL2 4559 #define P6_5_HWCTRL_DB_ETM_TRACEDATA1 XMC_GPIO_HWCTRL_PERIPHERAL1 4560 #define P6_5_HWCTRL_EBU_BC2 XMC_GPIO_HWCTRL_PERIPHERAL2 4561 #define P6_6_HWCTRL_DB_ETM_TRACEDATA0 XMC_GPIO_HWCTRL_PERIPHERAL1 4562 #define P6_6_HWCTRL_EBU_BC3 XMC_GPIO_HWCTRL_PERIPHERAL2 4563 #endif 4564 4565 4566 #if (UC_DEVICE == XMC4700) && (UC_PACKAGE == BGA196) 4567 #define P0_0 XMC_GPIO_PORT0, 0 4568 #define P0_1 XMC_GPIO_PORT0, 1 4569 #define P0_2 XMC_GPIO_PORT0, 2 4570 #define P0_3 XMC_GPIO_PORT0, 3 4571 #define P0_4 XMC_GPIO_PORT0, 4 4572 #define P0_5 XMC_GPIO_PORT0, 5 4573 #define P0_6 XMC_GPIO_PORT0, 6 4574 #define P0_7 XMC_GPIO_PORT0, 7 4575 #define P0_8 XMC_GPIO_PORT0, 8 4576 #define P0_9 XMC_GPIO_PORT0, 9 4577 #define P0_10 XMC_GPIO_PORT0, 10 4578 #define P0_11 XMC_GPIO_PORT0, 11 4579 #define P0_12 XMC_GPIO_PORT0, 12 4580 #define P0_13 XMC_GPIO_PORT0, 13 4581 #define P0_14 XMC_GPIO_PORT0, 14 4582 #define P0_15 XMC_GPIO_PORT0, 15 4583 #define P1_0 XMC_GPIO_PORT1, 0 4584 #define P1_1 XMC_GPIO_PORT1, 1 4585 #define P1_2 XMC_GPIO_PORT1, 2 4586 #define P1_3 XMC_GPIO_PORT1, 3 4587 #define P1_4 XMC_GPIO_PORT1, 4 4588 #define P1_5 XMC_GPIO_PORT1, 5 4589 #define P1_6 XMC_GPIO_PORT1, 6 4590 #define P1_7 XMC_GPIO_PORT1, 7 4591 #define P1_8 XMC_GPIO_PORT1, 8 4592 #define P1_9 XMC_GPIO_PORT1, 9 4593 #define P1_10 XMC_GPIO_PORT1, 10 4594 #define P1_11 XMC_GPIO_PORT1, 11 4595 #define P1_12 XMC_GPIO_PORT1, 12 4596 #define P1_13 XMC_GPIO_PORT1, 13 4597 #define P1_14 XMC_GPIO_PORT1, 14 4598 #define P1_15 XMC_GPIO_PORT1, 15 4599 #define P2_0 XMC_GPIO_PORT2, 0 4600 #define P2_1 XMC_GPIO_PORT2, 1 4601 #define P2_2 XMC_GPIO_PORT2, 2 4602 #define P2_3 XMC_GPIO_PORT2, 3 4603 #define P2_4 XMC_GPIO_PORT2, 4 4604 #define P2_5 XMC_GPIO_PORT2, 5 4605 #define P2_6 XMC_GPIO_PORT2, 6 4606 #define P2_7 XMC_GPIO_PORT2, 7 4607 #define P2_8 XMC_GPIO_PORT2, 8 4608 #define P2_9 XMC_GPIO_PORT2, 9 4609 #define P2_10 XMC_GPIO_PORT2, 10 4610 #define P2_11 XMC_GPIO_PORT2, 11 4611 #define P2_12 XMC_GPIO_PORT2, 12 4612 #define P2_13 XMC_GPIO_PORT2, 13 4613 #define P2_14 XMC_GPIO_PORT2, 14 4614 #define P2_15 XMC_GPIO_PORT2, 15 4615 #define P3_0 XMC_GPIO_PORT3, 0 4616 #define P3_1 XMC_GPIO_PORT3, 1 4617 #define P3_2 XMC_GPIO_PORT3, 2 4618 #define P3_3 XMC_GPIO_PORT3, 3 4619 #define P3_4 XMC_GPIO_PORT3, 4 4620 #define P3_5 XMC_GPIO_PORT3, 5 4621 #define P3_6 XMC_GPIO_PORT3, 6 4622 #define P3_7 XMC_GPIO_PORT3, 7 4623 #define P3_8 XMC_GPIO_PORT3, 8 4624 #define P3_9 XMC_GPIO_PORT3, 9 4625 #define P3_10 XMC_GPIO_PORT3, 10 4626 #define P3_11 XMC_GPIO_PORT3, 11 4627 #define P3_12 XMC_GPIO_PORT3, 12 4628 #define P3_13 XMC_GPIO_PORT3, 13 4629 #define P3_14 XMC_GPIO_PORT3, 14 4630 #define P3_15 XMC_GPIO_PORT3, 15 4631 #define P4_0 XMC_GPIO_PORT4, 0 4632 #define P4_1 XMC_GPIO_PORT4, 1 4633 #define P4_2 XMC_GPIO_PORT4, 2 4634 #define P4_3 XMC_GPIO_PORT4, 3 4635 #define P4_4 XMC_GPIO_PORT4, 4 4636 #define P4_5 XMC_GPIO_PORT4, 5 4637 #define P4_6 XMC_GPIO_PORT4, 6 4638 #define P4_7 XMC_GPIO_PORT4, 7 4639 #define P5_0 XMC_GPIO_PORT5, 0 4640 #define P5_1 XMC_GPIO_PORT5, 1 4641 #define P5_2 XMC_GPIO_PORT5, 2 4642 #define P5_3 XMC_GPIO_PORT5, 3 4643 #define P5_4 XMC_GPIO_PORT5, 4 4644 #define P5_5 XMC_GPIO_PORT5, 5 4645 #define P5_6 XMC_GPIO_PORT5, 6 4646 #define P5_7 XMC_GPIO_PORT5, 7 4647 #define P5_8 XMC_GPIO_PORT5, 8 4648 #define P5_9 XMC_GPIO_PORT5, 9 4649 #define P5_10 XMC_GPIO_PORT5, 10 4650 #define P5_11 XMC_GPIO_PORT5, 11 4651 #define P6_0 XMC_GPIO_PORT6, 0 4652 #define P6_1 XMC_GPIO_PORT6, 1 4653 #define P6_2 XMC_GPIO_PORT6, 2 4654 #define P6_3 XMC_GPIO_PORT6, 3 4655 #define P6_4 XMC_GPIO_PORT6, 4 4656 #define P6_5 XMC_GPIO_PORT6, 5 4657 #define P6_6 XMC_GPIO_PORT6, 6 4658 #define P7_0 XMC_GPIO_PORT7, 0 4659 #define P7_1 XMC_GPIO_PORT7, 1 4660 #define P7_2 XMC_GPIO_PORT7, 2 4661 #define P7_3 XMC_GPIO_PORT7, 3 4662 #define P7_4 XMC_GPIO_PORT7, 4 4663 #define P7_5 XMC_GPIO_PORT7, 5 4664 #define P7_6 XMC_GPIO_PORT7, 6 4665 #define P7_7 XMC_GPIO_PORT7, 7 4666 #define P7_8 XMC_GPIO_PORT7, 8 4667 #define P7_9 XMC_GPIO_PORT7, 9 4668 #define P7_10 XMC_GPIO_PORT7, 10 4669 #define P7_11 XMC_GPIO_PORT7, 11 4670 #define P8_0 XMC_GPIO_PORT8, 0 4671 #define P8_1 XMC_GPIO_PORT8, 1 4672 #define P8_2 XMC_GPIO_PORT8, 2 4673 #define P8_3 XMC_GPIO_PORT8, 3 4674 #define P8_4 XMC_GPIO_PORT8, 4 4675 #define P8_5 XMC_GPIO_PORT8, 5 4676 #define P8_6 XMC_GPIO_PORT8, 6 4677 #define P8_7 XMC_GPIO_PORT8, 7 4678 #define P8_8 XMC_GPIO_PORT8, 8 4679 #define P8_9 XMC_GPIO_PORT8, 9 4680 #define P8_10 XMC_GPIO_PORT8, 10 4681 #define P8_11 XMC_GPIO_PORT8, 11 4682 #define P9_0 XMC_GPIO_PORT9, 0 4683 #define P9_1 XMC_GPIO_PORT9, 1 4684 #define P9_2 XMC_GPIO_PORT9, 2 4685 #define P9_3 XMC_GPIO_PORT9, 3 4686 #define P9_4 XMC_GPIO_PORT9, 4 4687 #define P9_5 XMC_GPIO_PORT9, 5 4688 #define P9_6 XMC_GPIO_PORT9, 6 4689 #define P9_7 XMC_GPIO_PORT9, 7 4690 #define P9_8 XMC_GPIO_PORT9, 8 4691 #define P9_9 XMC_GPIO_PORT9, 9 4692 #define P9_10 XMC_GPIO_PORT9, 10 4693 #define P9_11 XMC_GPIO_PORT9, 11 4694 #define P14_0 XMC_GPIO_PORT14, 0 4695 #define P14_1 XMC_GPIO_PORT14, 1 4696 #define P14_2 XMC_GPIO_PORT14, 2 4697 #define P14_3 XMC_GPIO_PORT14, 3 4698 #define P14_4 XMC_GPIO_PORT14, 4 4699 #define P14_5 XMC_GPIO_PORT14, 5 4700 #define P14_6 XMC_GPIO_PORT14, 6 4701 #define P14_7 XMC_GPIO_PORT14, 7 4702 #define P14_8 XMC_GPIO_PORT14, 8 4703 #define P14_9 XMC_GPIO_PORT14, 9 4704 #define P14_12 XMC_GPIO_PORT14, 12 4705 #define P14_13 XMC_GPIO_PORT14, 13 4706 #define P14_14 XMC_GPIO_PORT14, 14 4707 #define P14_15 XMC_GPIO_PORT14, 15 4708 #define P15_2 XMC_GPIO_PORT15, 2 4709 #define P15_3 XMC_GPIO_PORT15, 3 4710 #define P15_4 XMC_GPIO_PORT15, 4 4711 #define P15_5 XMC_GPIO_PORT15, 5 4712 #define P15_6 XMC_GPIO_PORT15, 6 4713 #define P15_7 XMC_GPIO_PORT15, 7 4714 #define P15_8 XMC_GPIO_PORT15, 8 4715 #define P15_9 XMC_GPIO_PORT15, 9 4716 #define P15_12 XMC_GPIO_PORT15, 12 4717 #define P15_13 XMC_GPIO_PORT15, 13 4718 #define P15_14 XMC_GPIO_PORT15, 14 4719 #define P15_15 XMC_GPIO_PORT15, 15 4720 4721 4722 /* Alternate Output Function */ 4723 #define P0_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 4724 #define P0_0_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 4725 #define P0_0_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 4726 #define P0_1_AF_USB_DRIVEVBUS XMC_GPIO_MODE_OUTPUT_ALT1 4727 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4728 #define P0_1_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 4729 #define P0_1_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 4730 #define P0_2_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 4731 #define P0_2_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 4732 #define P0_3_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 4733 #define P0_4_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 4734 #define P0_4_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 4735 #define P0_5_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 4736 #define P0_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4737 #define P0_5_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 4738 #define P0_6_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 4739 #define P0_6_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 4740 #define P0_6_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT3 4741 #define P0_7_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 4742 #define P0_7_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 4743 #define P0_8_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 4744 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4745 #define P0_9_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 4746 #define P0_9_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT3 4747 #define P0_9_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 4748 #define P0_10_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 4749 #define P0_10_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4750 #define P0_10_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 4751 #define P0_10_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 4752 #define P0_11_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4753 #define P0_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT3 4754 #define P0_12_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 4755 #define P0_12_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 4756 #define P0_13_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4757 #define P0_13_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 4758 #define P0_14_AF_U1C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 4759 #define P0_14_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 4760 #define P0_15_AF_U1C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 4761 #define P0_15_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 4762 #define P1_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT1 4763 #define P1_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 4764 #define P1_0_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 4765 #define P1_0_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 4766 #define P1_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT1 4767 #define P1_1_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4768 #define P1_1_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 4769 #define P1_1_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 4770 #define P1_2_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 4771 #define P1_2_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 4772 #define P1_3_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4773 #define P1_3_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 4774 #define P1_3_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 4775 #define P1_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 4776 #define P1_4_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 4777 #define P1_4_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 4778 #define P1_4_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT4 4779 #define P1_5_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT1 4780 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4781 #define P1_5_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 4782 #define P1_5_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT4 4783 #define P1_6_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4784 #define P1_7_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4785 #define P1_7_AF_DSD_MCLK2 XMC_GPIO_MODE_OUTPUT_ALT3 4786 #define P1_7_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT4 4787 #define P1_8_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 4788 #define P1_8_AF_DSD_MCLK1 XMC_GPIO_MODE_OUTPUT_ALT3 4789 #define P1_8_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 4790 #define P1_9_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 4791 #define P1_9_AF_CAN_N2_TXD XMC_GPIO_MODE_OUTPUT_ALT2 4792 #define P1_9_AF_DSD_MCLK0 XMC_GPIO_MODE_OUTPUT_ALT3 4793 #define P1_9_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 4794 #define P1_10_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 4795 #define P1_10_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4796 #define P1_10_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 4797 #define P1_11_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 4798 #define P1_11_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 4799 #define P1_12_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 4800 #define P1_12_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 4801 #define P1_12_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 4802 #define P1_13_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 4803 #define P1_13_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 4804 #define P1_13_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 4805 #define P1_14_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 4806 #define P1_14_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 4807 #define P1_14_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 4808 #define P1_15_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 4809 #define P1_15_AF_DSD_MCLK2 XMC_GPIO_MODE_OUTPUT_ALT2 4810 #define P1_15_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 4811 #define P1_15_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 4812 #define P2_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT1 4813 #define P2_0_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT2 4814 #define P2_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT3 4815 #define P2_0_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 4816 #define P2_1_AF_CAN_N5_TXD XMC_GPIO_MODE_OUTPUT_ALT1 4817 #define P2_1_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT2 4818 #define P2_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT3 4819 #define P2_1_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 4820 #define P2_2_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 4821 #define P2_2_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT2 4822 #define P2_2_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 4823 #define P2_2_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT4 4824 #define P2_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 4825 #define P2_3_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 4826 #define P2_3_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 4827 #define P2_3_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT4 4828 #define P2_4_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 4829 #define P2_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4830 #define P2_4_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 4831 #define P2_4_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT4 4832 #define P2_5_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 4833 #define P2_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4834 #define P2_5_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 4835 #define P2_5_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT4 4836 #define P2_6_AF_U2C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT1 4837 #define P2_6_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT2 4838 #define P2_6_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT3 4839 #define P2_6_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 4840 #define P2_7_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 4841 #define P2_7_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 4842 #define P2_7_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT3 4843 #define P2_7_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 4844 #define P2_8_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 4845 #define P2_8_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT2 4846 #define P2_8_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 4847 #define P2_8_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT4 4848 #define P2_9_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 4849 #define P2_9_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT2 4850 #define P2_9_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 4851 #define P2_9_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT4 4852 #define P2_10_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT1 4853 #define P2_10_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4854 #define P2_11_AF_ETH0_TXER XMC_GPIO_MODE_OUTPUT_ALT1 4855 #define P2_11_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 4856 #define P2_12_AF_ETH0_TXD2 XMC_GPIO_MODE_OUTPUT_ALT1 4857 #define P2_12_AF_CCU81_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 4858 #define P2_12_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT4 4859 #define P2_13_AF_ETH0_TXD3 XMC_GPIO_MODE_OUTPUT_ALT1 4860 #define P2_13_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT4 4861 #define P2_14_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT1 4862 #define P2_14_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4863 #define P2_14_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 4864 #define P2_14_AF_CAN_N4_TXD XMC_GPIO_MODE_OUTPUT_ALT4 4865 #define P2_15_AF_VADC_EMUX12 XMC_GPIO_MODE_OUTPUT_ALT1 4866 #define P2_15_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 4867 #define P2_15_AF_LEDTS0_LINE6 XMC_GPIO_MODE_OUTPUT_ALT4 4868 #define P3_0_AF_U2C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 4869 #define P3_0_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4870 #define P3_0_AF_CCU42_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 4871 #define P3_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 4872 #define P3_2_AF_USB_DRIVEVBUS XMC_GPIO_MODE_OUTPUT_ALT1 4873 #define P3_2_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 4874 #define P3_2_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT4 4875 #define P3_3_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 4876 #define P3_3_AF_CCU42_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 4877 #define P3_4_AF_U2C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 4878 #define P3_4_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 4879 #define P3_4_AF_CCU42_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 4880 #define P3_4_AF_DSD_MCLK3 XMC_GPIO_MODE_OUTPUT_ALT4 4881 #define P3_5_AF_U2C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4882 #define P3_5_AF_U1C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 4883 #define P3_5_AF_CCU42_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 4884 #define P3_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 4885 #define P3_6_AF_U2C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 4886 #define P3_6_AF_U1C1_SELO4 XMC_GPIO_MODE_OUTPUT_ALT2 4887 #define P3_6_AF_CCU42_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 4888 #define P3_6_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 4889 #define P3_7_AF_CAN_N2_TXD XMC_GPIO_MODE_OUTPUT_ALT2 4890 #define P3_7_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 4891 #define P3_7_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT4 4892 #define P3_8_AF_U2C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4893 #define P3_8_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 4894 #define P3_8_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 4895 #define P3_8_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT4 4896 #define P3_9_AF_U2C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 4897 #define P3_9_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 4898 #define P3_9_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 4899 #define P3_9_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT4 4900 #define P3_10_AF_U2C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 4901 #define P3_10_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 4902 #define P3_10_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 4903 #define P3_10_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT4 4904 #define P3_11_AF_U2C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4905 #define P3_11_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 4906 #define P3_11_AF_CCU42_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 4907 #define P3_11_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT4 4908 #define P3_12_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 4909 #define P3_12_AF_CCU42_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 4910 #define P3_12_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT4 4911 #define P3_13_AF_U2C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 4912 #define P3_13_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4913 #define P3_13_AF_CCU42_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 4914 #define P3_13_AF_LEDTS0_LINE6 XMC_GPIO_MODE_OUTPUT_ALT4 4915 #define P3_14_AF_U1C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 4916 #define P3_15_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4917 #define P4_0_AF_CAN_N3_TXD XMC_GPIO_MODE_OUTPUT_ALT1 4918 #define P4_0_AF_DSD_MCLK1 XMC_GPIO_MODE_OUTPUT_ALT3 4919 #define P4_0_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 4920 #define P4_1_AF_U2C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 4921 #define P4_1_AF_U1C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4922 #define P4_1_AF_DSD_MCLK0 XMC_GPIO_MODE_OUTPUT_ALT3 4923 #define P4_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT4 4924 #define P4_2_AF_U2C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT1 4925 #define P4_2_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4926 #define P4_2_AF_U2C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 4927 #define P4_3_AF_U2C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT1 4928 #define P4_3_AF_U0C0_SELO5 XMC_GPIO_MODE_OUTPUT_ALT2 4929 #define P4_3_AF_CCU43_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 4930 #define P4_4_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT2 4931 #define P4_4_AF_CCU43_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 4932 #define P4_5_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 4933 #define P4_5_AF_CCU43_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 4934 #define P4_6_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 4935 #define P4_6_AF_CCU43_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 4936 #define P4_7_AF_U2C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4937 #define P4_7_AF_CAN_N2_TXD XMC_GPIO_MODE_OUTPUT_ALT2 4938 #define P5_0_AF_U2C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4939 #define P5_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT2 4940 #define P5_0_AF_CCU81_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 4941 #define P5_0_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 4942 #define P5_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4943 #define P5_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT2 4944 #define P5_1_AF_CCU81_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 4945 #define P5_1_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 4946 #define P5_2_AF_U2C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 4947 #define P5_2_AF_CCU81_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 4948 #define P5_2_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 4949 #define P5_3_AF_U2C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 4950 #define P5_3_AF_CCU81_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 4951 #define P5_3_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 4952 #define P5_4_AF_U2C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT1 4953 #define P5_4_AF_CCU81_OUT13 XMC_GPIO_MODE_OUTPUT_ALT3 4954 #define P5_5_AF_U2C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT1 4955 #define P5_5_AF_CCU81_OUT12 XMC_GPIO_MODE_OUTPUT_ALT3 4956 #define P5_6_AF_U2C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT1 4957 #define P5_6_AF_CCU81_OUT03 XMC_GPIO_MODE_OUTPUT_ALT3 4958 #define P5_7_AF_CCU81_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 4959 #define P5_7_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT4 4960 #define P5_8_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4961 #define P5_8_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 4962 #define P5_8_AF_CAN_N4_TXD XMC_GPIO_MODE_OUTPUT_ALT4 4963 #define P5_9_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 4964 #define P5_9_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 4965 #define P5_9_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT4 4966 #define P5_10_AF_U1C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4967 #define P5_10_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 4968 #define P5_10_AF_LEDTS0_LINE7 XMC_GPIO_MODE_OUTPUT_ALT4 4969 #define P5_11_AF_U1C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 4970 #define P5_11_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 4971 #define P5_11_AF_CAN_N5_TXD XMC_GPIO_MODE_OUTPUT_ALT4 4972 #define P6_0_AF_ETH0_TXD2 XMC_GPIO_MODE_OUTPUT_ALT1 4973 #define P6_0_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 4974 #define P6_0_AF_CCU81_OUT31 XMC_GPIO_MODE_OUTPUT_ALT3 4975 #define P6_1_AF_ETH0_TXD3 XMC_GPIO_MODE_OUTPUT_ALT1 4976 #define P6_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 4977 #define P6_1_AF_CCU81_OUT30 XMC_GPIO_MODE_OUTPUT_ALT3 4978 #define P6_2_AF_ETH0_TXER XMC_GPIO_MODE_OUTPUT_ALT1 4979 #define P6_2_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4980 #define P6_2_AF_CCU43_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 4981 #define P6_3_AF_CCU43_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 4982 #define P6_4_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4983 #define P6_4_AF_CCU43_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 4984 #define P6_5_AF_CAN_N3_TXD XMC_GPIO_MODE_OUTPUT_ALT1 4985 #define P6_5_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4986 #define P6_5_AF_CCU43_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 4987 #define P6_6_AF_U2C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4988 #define P6_6_AF_DSD_MCLK3 XMC_GPIO_MODE_OUTPUT_ALT3 4989 #define P7_0_AF_CAN_N3_TXD XMC_GPIO_MODE_OUTPUT_ALT2 4990 #define P7_2_AF_CAN_N4_TXD XMC_GPIO_MODE_OUTPUT_ALT2 4991 #define P7_4_AF_CCU42_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 4992 #define P7_5_AF_CCU42_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 4993 #define P7_6_AF_CCU42_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 4994 #define P7_7_AF_CCU42_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 4995 #define P7_8_AF_CAN_N5_TXD XMC_GPIO_MODE_OUTPUT_ALT2 4996 #define P7_9_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 4997 #define P7_10_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 4998 #define P7_11_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 4999 #define P8_4_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 5000 #define P8_5_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 5001 #define P8_6_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 5002 #define P8_7_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5003 #define P8_8_AF_CCU81_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 5004 #define P8_10_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 5005 #define P8_11_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 5006 #define P9_0_AF_U2C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 5007 #define P9_1_AF_U2C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 5008 #define P9_2_AF_U2C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 5009 #define P9_3_AF_U2C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5010 #define P9_5_AF_U2C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 5011 #define P9_6_AF_U2C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 5012 #define P9_7_AF_U2C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT2 5013 #define P9_10_AF_U2C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5014 #define P9_11_AF_U2C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 5015 5016 /* HW control options */ 5017 #define P0_2_HWCTRL_U1C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 5018 #define P0_2_HWCTRL_EBU_AD0 XMC_GPIO_HWCTRL_PERIPHERAL2 5019 #define P0_3_HWCTRL_U1C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 5020 #define P0_3_HWCTRL_EBU_AD1 XMC_GPIO_HWCTRL_PERIPHERAL2 5021 #define P0_4_HWCTRL_U1C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 5022 #define P0_4_HWCTRL_EBU_AD2 XMC_GPIO_HWCTRL_PERIPHERAL2 5023 #define P0_5_HWCTRL_U1C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 5024 #define P0_5_HWCTRL_EBU_AD3 XMC_GPIO_HWCTRL_PERIPHERAL2 5025 #define P0_6_HWCTRL_EBU_ADV XMC_GPIO_HWCTRL_PERIPHERAL2 5026 #define P0_7_HWCTRL_EBU_AD6 XMC_GPIO_HWCTRL_PERIPHERAL2 5027 #define P0_8_HWCTRL_EBU_AD7 XMC_GPIO_HWCTRL_PERIPHERAL2 5028 #define P0_9_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 5029 #define P0_9_HWCTRL_EBU_CS1 XMC_GPIO_HWCTRL_PERIPHERAL2 5030 #define P0_11_HWCTRL_SDMMC_RESET XMC_GPIO_HWCTRL_PERIPHERAL1 5031 #define P0_11_HWCTRL_EBU_BREQ XMC_GPIO_HWCTRL_PERIPHERAL2 5032 #define P0_12_HWCTRL_EBU_HLDA_OUT XMC_GPIO_HWCTRL_PERIPHERAL2 5033 #define P0_14_HWCTRL_U1C1_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 5034 #define P0_15_HWCTRL_U1C1_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 5035 #define P1_2_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 5036 #define P1_2_HWCTRL_EBU_AD14 XMC_GPIO_HWCTRL_PERIPHERAL2 5037 #define P1_3_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 5038 #define P1_3_HWCTRL_EBU_AD15 XMC_GPIO_HWCTRL_PERIPHERAL2 5039 #define P1_4_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 5040 #define P1_5_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 5041 #define P1_6_HWCTRL_SDMMC_DATA_OUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 5042 #define P1_6_HWCTRL_EBU_AD10 XMC_GPIO_HWCTRL_PERIPHERAL2 5043 #define P1_7_HWCTRL_SDMMC_DATA_OUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 5044 #define P1_7_HWCTRL_EBU_AD11 XMC_GPIO_HWCTRL_PERIPHERAL2 5045 #define P1_8_HWCTRL_SDMMC_DATA_OUT4 XMC_GPIO_HWCTRL_PERIPHERAL1 5046 #define P1_8_HWCTRL_EBU_AD12 XMC_GPIO_HWCTRL_PERIPHERAL2 5047 #define P1_9_HWCTRL_SDMMC_DATA_OUT5 XMC_GPIO_HWCTRL_PERIPHERAL1 5048 #define P1_9_HWCTRL_EBU_AD13 XMC_GPIO_HWCTRL_PERIPHERAL2 5049 #define P1_11_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 5050 #define P1_12_HWCTRL_SDMMC_DATA_OUT6 XMC_GPIO_HWCTRL_PERIPHERAL1 5051 #define P1_12_HWCTRL_EBU_AD16 XMC_GPIO_HWCTRL_PERIPHERAL2 5052 #define P1_13_HWCTRL_SDMMC_DATA_OUT7 XMC_GPIO_HWCTRL_PERIPHERAL1 5053 #define P1_13_HWCTRL_EBU_AD17 XMC_GPIO_HWCTRL_PERIPHERAL2 5054 #define P1_14_HWCTRL_EBU_AD18 XMC_GPIO_HWCTRL_PERIPHERAL2 5055 #define P1_15_HWCTRL_EBU_AD19 XMC_GPIO_HWCTRL_PERIPHERAL2 5056 #define P2_0_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 5057 #define P2_0_HWCTRL_EBU_AD20 XMC_GPIO_HWCTRL_PERIPHERAL2 5058 #define P2_1_HWCTRL_DB_TDO_TRACESWO XMC_GPIO_HWCTRL_PERIPHERAL1 5059 #define P2_1_HWCTRL_EBU_AD21 XMC_GPIO_HWCTRL_PERIPHERAL2 5060 #define P2_2_HWCTRL_LEDTS0_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 5061 #define P2_2_HWCTRL_EBU_AD22 XMC_GPIO_HWCTRL_PERIPHERAL2 5062 #define P2_3_HWCTRL_LEDTS0_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 5063 #define P2_3_HWCTRL_EBU_AD23 XMC_GPIO_HWCTRL_PERIPHERAL2 5064 #define P2_4_HWCTRL_LEDTS0_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 5065 #define P2_4_HWCTRL_EBU_AD24 XMC_GPIO_HWCTRL_PERIPHERAL2 5066 #define P2_5_HWCTRL_LEDTS0_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 5067 #define P2_5_HWCTRL_EBU_AD25 XMC_GPIO_HWCTRL_PERIPHERAL2 5068 #define P2_6_HWCTRL_U2C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 5069 #define P2_8_HWCTRL_LEDTS0_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 5070 #define P2_8_HWCTRL_EBU_AD26 XMC_GPIO_HWCTRL_PERIPHERAL2 5071 #define P2_9_HWCTRL_LEDTS0_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 5072 #define P2_9_HWCTRL_EBU_AD27 XMC_GPIO_HWCTRL_PERIPHERAL2 5073 #define P2_10_HWCTRL_DB_ETM_TRACEDATA3 XMC_GPIO_HWCTRL_PERIPHERAL1 5074 #define P2_10_HWCTRL_EBU_AD28 XMC_GPIO_HWCTRL_PERIPHERAL2 5075 #define P2_11_HWCTRL_DB_ETM_TRACEDATA2 XMC_GPIO_HWCTRL_PERIPHERAL1 5076 #define P2_11_HWCTRL_EBU_AD29 XMC_GPIO_HWCTRL_PERIPHERAL2 5077 #define P2_12_HWCTRL_DB_ETM_TRACEDATA1 XMC_GPIO_HWCTRL_PERIPHERAL1 5078 #define P2_12_HWCTRL_EBU_AD30 XMC_GPIO_HWCTRL_PERIPHERAL2 5079 #define P2_13_HWCTRL_DB_ETM_TRACEDATA0 XMC_GPIO_HWCTRL_PERIPHERAL1 5080 #define P2_13_HWCTRL_EBU_AD31 XMC_GPIO_HWCTRL_PERIPHERAL2 5081 #define P2_14_HWCTRL_DB_ETM_TRACECLK XMC_GPIO_HWCTRL_PERIPHERAL1 5082 #define P2_14_HWCTRL_EBU_BC0 XMC_GPIO_HWCTRL_PERIPHERAL2 5083 #define P2_15_HWCTRL_LEDTS0_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 5084 #define P2_15_HWCTRL_EBU_BC1 XMC_GPIO_HWCTRL_PERIPHERAL2 5085 #define P3_0_HWCTRL_EBU_RD XMC_GPIO_HWCTRL_PERIPHERAL2 5086 #define P3_1_HWCTRL_EBU_RD_NWR XMC_GPIO_HWCTRL_PERIPHERAL2 5087 #define P3_2_HWCTRL_EBU_CS0 XMC_GPIO_HWCTRL_PERIPHERAL2 5088 #define P3_3_HWCTRL_SDMMC_LED XMC_GPIO_HWCTRL_PERIPHERAL1 5089 #define P3_4_HWCTRL_SDMMC_BUS_POWER XMC_GPIO_HWCTRL_PERIPHERAL1 5090 #define P3_5_HWCTRL_SDMMC_CMD_OUT XMC_GPIO_HWCTRL_PERIPHERAL1 5091 #define P3_5_HWCTRL_EBU_AD4 XMC_GPIO_HWCTRL_PERIPHERAL2 5092 #define P3_6_HWCTRL_SDMMC_CLK_OUT XMC_GPIO_HWCTRL_PERIPHERAL1 5093 #define P3_6_HWCTRL_EBU_AD5 XMC_GPIO_HWCTRL_PERIPHERAL2 5094 #define P3_10_HWCTRL_U0C1_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 5095 #define P3_11_HWCTRL_U0C1_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 5096 #define P3_12_HWCTRL_U0C1_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 5097 #define P3_13_HWCTRL_U0C1_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 5098 #define P3_14_HWCTRL_U1C1_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 5099 #define P3_15_HWCTRL_U1C1_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 5100 #define P4_0_HWCTRL_SDMMC_DATA_OUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 5101 #define P4_0_HWCTRL_EBU_AD8 XMC_GPIO_HWCTRL_PERIPHERAL2 5102 #define P4_1_HWCTRL_SDMMC_DATA_OUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 5103 #define P4_1_HWCTRL_EBU_AD9 XMC_GPIO_HWCTRL_PERIPHERAL2 5104 #define P4_4_HWCTRL_U2C1_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 5105 #define P4_5_HWCTRL_U2C1_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 5106 #define P4_6_HWCTRL_U2C1_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 5107 #define P4_7_HWCTRL_U2C1_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 5108 #define P5_0_HWCTRL_U2C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 5109 #define P5_1_HWCTRL_U2C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 5110 #define P5_3_HWCTRL_EBU_CKE XMC_GPIO_HWCTRL_PERIPHERAL1 5111 #define P5_3_HWCTRL_EBU_A20 XMC_GPIO_HWCTRL_PERIPHERAL2 5112 #define P5_4_HWCTRL_EBU_RAS XMC_GPIO_HWCTRL_PERIPHERAL1 5113 #define P5_4_HWCTRL_EBU_A21 XMC_GPIO_HWCTRL_PERIPHERAL2 5114 #define P5_5_HWCTRL_EBU_CAS XMC_GPIO_HWCTRL_PERIPHERAL1 5115 #define P5_5_HWCTRL_EBU_A22 XMC_GPIO_HWCTRL_PERIPHERAL2 5116 #define P5_6_HWCTRL_EBU_BFCLKO XMC_GPIO_HWCTRL_PERIPHERAL1 5117 #define P5_6_HWCTRL_EBU_A23 XMC_GPIO_HWCTRL_PERIPHERAL2 5118 #define P5_7_HWCTRL_U2C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 5119 #define P5_8_HWCTRL_EBU_SDCLKO XMC_GPIO_HWCTRL_PERIPHERAL1 5120 #define P5_8_HWCTRL_EBU_CS2 XMC_GPIO_HWCTRL_PERIPHERAL2 5121 #define P5_9_HWCTRL_EBU_BFCLKO XMC_GPIO_HWCTRL_PERIPHERAL1 5122 #define P5_9_HWCTRL_EBU_CS3 XMC_GPIO_HWCTRL_PERIPHERAL2 5123 #define P5_10_HWCTRL_LEDTS0_TSIN7 XMC_GPIO_HWCTRL_PERIPHERAL1 5124 #define P6_0_HWCTRL_DB_ETM_TRACECLK XMC_GPIO_HWCTRL_PERIPHERAL1 5125 #define P6_0_HWCTRL_EBU_A16 XMC_GPIO_HWCTRL_PERIPHERAL2 5126 #define P6_1_HWCTRL_DB_ETM_TRACEDATA3 XMC_GPIO_HWCTRL_PERIPHERAL1 5127 #define P6_1_HWCTRL_EBU_A17 XMC_GPIO_HWCTRL_PERIPHERAL2 5128 #define P6_2_HWCTRL_DB_ETM_TRACEDATA2 XMC_GPIO_HWCTRL_PERIPHERAL1 5129 #define P6_2_HWCTRL_EBU_A18 XMC_GPIO_HWCTRL_PERIPHERAL2 5130 #define P6_4_HWCTRL_EBU_SDCLKO XMC_GPIO_HWCTRL_PERIPHERAL1 5131 #define P6_4_HWCTRL_EBU_A19 XMC_GPIO_HWCTRL_PERIPHERAL2 5132 #define P6_5_HWCTRL_DB_ETM_TRACEDATA1 XMC_GPIO_HWCTRL_PERIPHERAL1 5133 #define P6_5_HWCTRL_EBU_BC2 XMC_GPIO_HWCTRL_PERIPHERAL2 5134 #define P6_6_HWCTRL_DB_ETM_TRACEDATA0 XMC_GPIO_HWCTRL_PERIPHERAL1 5135 #define P6_6_HWCTRL_EBU_BC3 XMC_GPIO_HWCTRL_PERIPHERAL2 5136 #define P7_0_HWCTRL_EBU_A19 XMC_GPIO_HWCTRL_PERIPHERAL1 5137 #define P7_1_HWCTRL_EBU_A20 XMC_GPIO_HWCTRL_PERIPHERAL1 5138 #define P7_2_HWCTRL_EBU_A21 XMC_GPIO_HWCTRL_PERIPHERAL1 5139 #define P7_3_HWCTRL_EBU_A22 XMC_GPIO_HWCTRL_PERIPHERAL1 5140 #define P7_8_HWCTRL_DB_ETM_TRACECLK XMC_GPIO_HWCTRL_PERIPHERAL1 5141 #define P8_0_HWCTRL_DB_ETM_TRACEDATA0 XMC_GPIO_HWCTRL_PERIPHERAL1 5142 #define P8_1_HWCTRL_DB_ETM_TRACEDATA1 XMC_GPIO_HWCTRL_PERIPHERAL1 5143 #define P8_2_HWCTRL_DB_ETM_TRACEDATA2 XMC_GPIO_HWCTRL_PERIPHERAL1 5144 #define P8_3_HWCTRL_DB_ETM_TRACEDATA3 XMC_GPIO_HWCTRL_PERIPHERAL1 5145 #endif 5146 5147 5148 #if (UC_DEVICE == XMC4700) && (UC_PACKAGE == LQFP100) 5149 #define P0_0 XMC_GPIO_PORT0, 0 5150 #define P0_1 XMC_GPIO_PORT0, 1 5151 #define P0_2 XMC_GPIO_PORT0, 2 5152 #define P0_3 XMC_GPIO_PORT0, 3 5153 #define P0_4 XMC_GPIO_PORT0, 4 5154 #define P0_5 XMC_GPIO_PORT0, 5 5155 #define P0_6 XMC_GPIO_PORT0, 6 5156 #define P0_7 XMC_GPIO_PORT0, 7 5157 #define P0_8 XMC_GPIO_PORT0, 8 5158 #define P0_9 XMC_GPIO_PORT0, 9 5159 #define P0_10 XMC_GPIO_PORT0, 10 5160 #define P0_11 XMC_GPIO_PORT0, 11 5161 #define P0_12 XMC_GPIO_PORT0, 12 5162 #define P1_0 XMC_GPIO_PORT1, 0 5163 #define P1_1 XMC_GPIO_PORT1, 1 5164 #define P1_2 XMC_GPIO_PORT1, 2 5165 #define P1_3 XMC_GPIO_PORT1, 3 5166 #define P1_4 XMC_GPIO_PORT1, 4 5167 #define P1_5 XMC_GPIO_PORT1, 5 5168 #define P1_6 XMC_GPIO_PORT1, 6 5169 #define P1_7 XMC_GPIO_PORT1, 7 5170 #define P1_8 XMC_GPIO_PORT1, 8 5171 #define P1_9 XMC_GPIO_PORT1, 9 5172 #define P1_10 XMC_GPIO_PORT1, 10 5173 #define P1_11 XMC_GPIO_PORT1, 11 5174 #define P1_12 XMC_GPIO_PORT1, 12 5175 #define P1_13 XMC_GPIO_PORT1, 13 5176 #define P1_14 XMC_GPIO_PORT1, 14 5177 #define P1_15 XMC_GPIO_PORT1, 15 5178 #define P2_0 XMC_GPIO_PORT2, 0 5179 #define P2_1 XMC_GPIO_PORT2, 1 5180 #define P2_2 XMC_GPIO_PORT2, 2 5181 #define P2_3 XMC_GPIO_PORT2, 3 5182 #define P2_4 XMC_GPIO_PORT2, 4 5183 #define P2_5 XMC_GPIO_PORT2, 5 5184 #define P2_6 XMC_GPIO_PORT2, 6 5185 #define P2_7 XMC_GPIO_PORT2, 7 5186 #define P2_8 XMC_GPIO_PORT2, 8 5187 #define P2_9 XMC_GPIO_PORT2, 9 5188 #define P2_10 XMC_GPIO_PORT2, 10 5189 #define P2_14 XMC_GPIO_PORT2, 14 5190 #define P2_15 XMC_GPIO_PORT2, 15 5191 #define P3_0 XMC_GPIO_PORT3, 0 5192 #define P3_1 XMC_GPIO_PORT3, 1 5193 #define P3_2 XMC_GPIO_PORT3, 2 5194 #define P3_3 XMC_GPIO_PORT3, 3 5195 #define P3_4 XMC_GPIO_PORT3, 4 5196 #define P3_5 XMC_GPIO_PORT3, 5 5197 #define P3_6 XMC_GPIO_PORT3, 6 5198 #define P4_0 XMC_GPIO_PORT4, 0 5199 #define P4_1 XMC_GPIO_PORT4, 1 5200 #define P5_0 XMC_GPIO_PORT5, 0 5201 #define P5_1 XMC_GPIO_PORT5, 1 5202 #define P5_2 XMC_GPIO_PORT5, 2 5203 #define P5_7 XMC_GPIO_PORT5, 7 5204 #define P14_0 XMC_GPIO_PORT14, 0 5205 #define P14_1 XMC_GPIO_PORT14, 1 5206 #define P14_2 XMC_GPIO_PORT14, 2 5207 #define P14_3 XMC_GPIO_PORT14, 3 5208 #define P14_4 XMC_GPIO_PORT14, 4 5209 #define P14_5 XMC_GPIO_PORT14, 5 5210 #define P14_6 XMC_GPIO_PORT14, 6 5211 #define P14_7 XMC_GPIO_PORT14, 7 5212 #define P14_8 XMC_GPIO_PORT14, 8 5213 #define P14_9 XMC_GPIO_PORT14, 9 5214 #define P14_12 XMC_GPIO_PORT14, 12 5215 #define P14_13 XMC_GPIO_PORT14, 13 5216 #define P14_14 XMC_GPIO_PORT14, 14 5217 #define P14_15 XMC_GPIO_PORT14, 15 5218 #define P15_2 XMC_GPIO_PORT15, 2 5219 #define P15_3 XMC_GPIO_PORT15, 3 5220 #define P15_8 XMC_GPIO_PORT15, 8 5221 #define P15_9 XMC_GPIO_PORT15, 9 5222 5223 5224 /* Alternate Output Function */ 5225 #define P0_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 5226 #define P0_0_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 5227 #define P0_0_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 5228 #define P0_1_AF_USB_DRIVEVBUS XMC_GPIO_MODE_OUTPUT_ALT1 5229 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5230 #define P0_1_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 5231 #define P0_1_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 5232 #define P0_2_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 5233 #define P0_2_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 5234 #define P0_3_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 5235 #define P0_4_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 5236 #define P0_4_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 5237 #define P0_5_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 5238 #define P0_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5239 #define P0_5_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 5240 #define P0_6_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 5241 #define P0_6_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 5242 #define P0_6_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT3 5243 #define P0_7_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 5244 #define P0_7_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 5245 #define P0_8_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 5246 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 5247 #define P0_9_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 5248 #define P0_9_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT3 5249 #define P0_9_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 5250 #define P0_10_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 5251 #define P0_10_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 5252 #define P0_10_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 5253 #define P0_10_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 5254 #define P0_11_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 5255 #define P0_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT3 5256 #define P0_12_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 5257 #define P0_12_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 5258 #define P1_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT1 5259 #define P1_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 5260 #define P1_0_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 5261 #define P1_0_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 5262 #define P1_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT1 5263 #define P1_1_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 5264 #define P1_1_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 5265 #define P1_1_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 5266 #define P1_2_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 5267 #define P1_2_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 5268 #define P1_3_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 5269 #define P1_3_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 5270 #define P1_3_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 5271 #define P1_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 5272 #define P1_4_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 5273 #define P1_4_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 5274 #define P1_4_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT4 5275 #define P1_5_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT1 5276 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5277 #define P1_5_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 5278 #define P1_5_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT4 5279 #define P1_6_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 5280 #define P1_7_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5281 #define P1_7_AF_DSD_MCLK2 XMC_GPIO_MODE_OUTPUT_ALT3 5282 #define P1_7_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT4 5283 #define P1_8_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 5284 #define P1_8_AF_DSD_MCLK1 XMC_GPIO_MODE_OUTPUT_ALT3 5285 #define P1_8_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 5286 #define P1_9_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 5287 #define P1_9_AF_CAN_N2_TXD XMC_GPIO_MODE_OUTPUT_ALT2 5288 #define P1_9_AF_DSD_MCLK0 XMC_GPIO_MODE_OUTPUT_ALT3 5289 #define P1_9_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 5290 #define P1_10_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 5291 #define P1_10_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 5292 #define P1_10_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 5293 #define P1_11_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 5294 #define P1_11_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 5295 #define P1_12_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 5296 #define P1_12_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 5297 #define P1_12_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 5298 #define P1_13_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 5299 #define P1_13_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 5300 #define P1_13_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 5301 #define P1_14_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 5302 #define P1_14_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 5303 #define P1_14_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 5304 #define P1_15_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 5305 #define P1_15_AF_DSD_MCLK2 XMC_GPIO_MODE_OUTPUT_ALT2 5306 #define P1_15_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 5307 #define P1_15_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 5308 #define P2_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT1 5309 #define P2_0_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT2 5310 #define P2_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT3 5311 #define P2_0_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 5312 #define P2_1_AF_CAN_N5_TXD XMC_GPIO_MODE_OUTPUT_ALT1 5313 #define P2_1_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT2 5314 #define P2_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT3 5315 #define P2_1_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 5316 #define P2_2_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 5317 #define P2_2_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT2 5318 #define P2_2_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 5319 #define P2_2_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT4 5320 #define P2_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 5321 #define P2_3_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 5322 #define P2_3_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 5323 #define P2_3_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT4 5324 #define P2_4_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 5325 #define P2_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 5326 #define P2_4_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 5327 #define P2_4_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT4 5328 #define P2_5_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 5329 #define P2_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5330 #define P2_5_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 5331 #define P2_5_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT4 5332 #define P2_6_AF_U2C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT1 5333 #define P2_6_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT2 5334 #define P2_6_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT3 5335 #define P2_6_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 5336 #define P2_7_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 5337 #define P2_7_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 5338 #define P2_7_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT3 5339 #define P2_7_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 5340 #define P2_8_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 5341 #define P2_8_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT2 5342 #define P2_8_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 5343 #define P2_8_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT4 5344 #define P2_9_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 5345 #define P2_9_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT2 5346 #define P2_9_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 5347 #define P2_9_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT4 5348 #define P2_10_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT1 5349 #define P2_10_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5350 #define P2_11_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 5351 #define P2_14_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT1 5352 #define P2_14_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5353 #define P2_14_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 5354 #define P2_14_AF_CAN_N4_TXD XMC_GPIO_MODE_OUTPUT_ALT4 5355 #define P2_15_AF_VADC_EMUX12 XMC_GPIO_MODE_OUTPUT_ALT1 5356 #define P2_15_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 5357 #define P2_15_AF_LEDTS0_LINE6 XMC_GPIO_MODE_OUTPUT_ALT4 5358 #define P3_0_AF_U2C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 5359 #define P3_0_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 5360 #define P3_0_AF_CCU42_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 5361 #define P3_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 5362 #define P3_2_AF_USB_DRIVEVBUS XMC_GPIO_MODE_OUTPUT_ALT1 5363 #define P3_2_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 5364 #define P3_2_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT4 5365 #define P3_3_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 5366 #define P3_3_AF_CCU42_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 5367 #define P3_4_AF_U2C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 5368 #define P3_4_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 5369 #define P3_4_AF_CCU42_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 5370 #define P3_4_AF_DSD_MCLK3 XMC_GPIO_MODE_OUTPUT_ALT4 5371 #define P3_5_AF_U2C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 5372 #define P3_5_AF_U1C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 5373 #define P3_5_AF_CCU42_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 5374 #define P3_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 5375 #define P3_6_AF_U2C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 5376 #define P3_6_AF_U1C1_SELO4 XMC_GPIO_MODE_OUTPUT_ALT2 5377 #define P3_6_AF_CCU42_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 5378 #define P3_6_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 5379 #define P4_0_AF_CAN_N3_TXD XMC_GPIO_MODE_OUTPUT_ALT1 5380 #define P4_0_AF_DSD_MCLK1 XMC_GPIO_MODE_OUTPUT_ALT3 5381 #define P4_0_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 5382 #define P4_1_AF_U2C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 5383 #define P4_1_AF_U1C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 5384 #define P4_1_AF_DSD_MCLK0 XMC_GPIO_MODE_OUTPUT_ALT3 5385 #define P4_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT4 5386 #define P5_0_AF_U2C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 5387 #define P5_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT2 5388 #define P5_0_AF_CCU81_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 5389 #define P5_0_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 5390 #define P5_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 5391 #define P5_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT2 5392 #define P5_1_AF_CCU81_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 5393 #define P5_1_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 5394 #define P5_2_AF_U2C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 5395 #define P5_2_AF_CCU81_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 5396 #define P5_2_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 5397 #define P5_7_AF_CCU81_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 5398 #define P5_7_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT4 5399 5400 /* HW control options */ 5401 #define P0_2_HWCTRL_U1C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 5402 #define P0_2_HWCTRL_EBU_AD0 XMC_GPIO_HWCTRL_PERIPHERAL2 5403 #define P0_3_HWCTRL_U1C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 5404 #define P0_3_HWCTRL_EBU_AD1 XMC_GPIO_HWCTRL_PERIPHERAL2 5405 #define P0_4_HWCTRL_U1C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 5406 #define P0_4_HWCTRL_EBU_AD2 XMC_GPIO_HWCTRL_PERIPHERAL2 5407 #define P0_5_HWCTRL_U1C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 5408 #define P0_5_HWCTRL_EBU_AD3 XMC_GPIO_HWCTRL_PERIPHERAL2 5409 #define P0_6_HWCTRL_EBU_ADV XMC_GPIO_HWCTRL_PERIPHERAL2 5410 #define P0_7_HWCTRL_EBU_AD6 XMC_GPIO_HWCTRL_PERIPHERAL2 5411 #define P0_8_HWCTRL_EBU_AD7 XMC_GPIO_HWCTRL_PERIPHERAL2 5412 #define P0_9_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 5413 #define P0_9_HWCTRL_EBU_CS1 XMC_GPIO_HWCTRL_PERIPHERAL2 5414 #define P0_11_HWCTRL_SDMMC_RESET XMC_GPIO_HWCTRL_PERIPHERAL1 5415 #define P0_11_HWCTRL_EBU_BREQ XMC_GPIO_HWCTRL_PERIPHERAL2 5416 #define P0_12_HWCTRL_EBU_HLDA_OUT XMC_GPIO_HWCTRL_PERIPHERAL2 5417 #define P1_2_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 5418 #define P1_2_HWCTRL_EBU_AD14 XMC_GPIO_HWCTRL_PERIPHERAL2 5419 #define P1_3_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 5420 #define P1_3_HWCTRL_EBU_AD15 XMC_GPIO_HWCTRL_PERIPHERAL2 5421 #define P1_4_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 5422 #define P1_5_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 5423 #define P1_6_HWCTRL_SDMMC_DATA_OUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 5424 #define P1_6_HWCTRL_EBU_AD10 XMC_GPIO_HWCTRL_PERIPHERAL2 5425 #define P1_7_HWCTRL_SDMMC_DATA_OUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 5426 #define P1_7_HWCTRL_EBU_AD11 XMC_GPIO_HWCTRL_PERIPHERAL2 5427 #define P1_8_HWCTRL_SDMMC_DATA_OUT4 XMC_GPIO_HWCTRL_PERIPHERAL1 5428 #define P1_8_HWCTRL_EBU_AD12 XMC_GPIO_HWCTRL_PERIPHERAL2 5429 #define P1_9_HWCTRL_SDMMC_DATA_OUT5 XMC_GPIO_HWCTRL_PERIPHERAL1 5430 #define P1_9_HWCTRL_EBU_AD13 XMC_GPIO_HWCTRL_PERIPHERAL2 5431 #define P1_11_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 5432 #define P1_12_HWCTRL_SDMMC_DATA_OUT6 XMC_GPIO_HWCTRL_PERIPHERAL1 5433 #define P1_12_HWCTRL_EBU_AD16 XMC_GPIO_HWCTRL_PERIPHERAL2 5434 #define P1_13_HWCTRL_SDMMC_DATA_OUT7 XMC_GPIO_HWCTRL_PERIPHERAL1 5435 #define P1_13_HWCTRL_EBU_AD17 XMC_GPIO_HWCTRL_PERIPHERAL2 5436 #define P1_14_HWCTRL_EBU_AD18 XMC_GPIO_HWCTRL_PERIPHERAL2 5437 #define P1_15_HWCTRL_EBU_AD19 XMC_GPIO_HWCTRL_PERIPHERAL2 5438 #define P2_0_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 5439 #define P2_0_HWCTRL_EBU_AD20 XMC_GPIO_HWCTRL_PERIPHERAL2 5440 #define P2_1_HWCTRL_DB_TDO_TRACESWO XMC_GPIO_HWCTRL_PERIPHERAL1 5441 #define P2_1_HWCTRL_EBU_AD21 XMC_GPIO_HWCTRL_PERIPHERAL2 5442 #define P2_2_HWCTRL_LEDTS0_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 5443 #define P2_2_HWCTRL_EBU_AD22 XMC_GPIO_HWCTRL_PERIPHERAL2 5444 #define P2_3_HWCTRL_LEDTS0_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 5445 #define P2_3_HWCTRL_EBU_AD23 XMC_GPIO_HWCTRL_PERIPHERAL2 5446 #define P2_4_HWCTRL_LEDTS0_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 5447 #define P2_4_HWCTRL_EBU_AD24 XMC_GPIO_HWCTRL_PERIPHERAL2 5448 #define P2_5_HWCTRL_LEDTS0_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 5449 #define P2_5_HWCTRL_EBU_AD25 XMC_GPIO_HWCTRL_PERIPHERAL2 5450 #define P2_6_HWCTRL_U2C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 5451 #define P2_8_HWCTRL_LEDTS0_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 5452 #define P2_8_HWCTRL_EBU_AD26 XMC_GPIO_HWCTRL_PERIPHERAL2 5453 #define P2_9_HWCTRL_LEDTS0_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 5454 #define P2_9_HWCTRL_EBU_AD27 XMC_GPIO_HWCTRL_PERIPHERAL2 5455 #define P2_10_HWCTRL_DB_ETM_TRACEDATA3 XMC_GPIO_HWCTRL_PERIPHERAL1 5456 #define P2_10_HWCTRL_EBU_AD28 XMC_GPIO_HWCTRL_PERIPHERAL2 5457 #define P2_14_HWCTRL_DB_ETM_TRACECLK XMC_GPIO_HWCTRL_PERIPHERAL1 5458 #define P2_14_HWCTRL_EBU_BC0 XMC_GPIO_HWCTRL_PERIPHERAL2 5459 #define P2_15_HWCTRL_LEDTS0_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 5460 #define P2_15_HWCTRL_EBU_BC1 XMC_GPIO_HWCTRL_PERIPHERAL2 5461 #define P3_0_HWCTRL_EBU_RD XMC_GPIO_HWCTRL_PERIPHERAL2 5462 #define P3_1_HWCTRL_EBU_RD_NWR XMC_GPIO_HWCTRL_PERIPHERAL2 5463 #define P3_2_HWCTRL_EBU_CS0 XMC_GPIO_HWCTRL_PERIPHERAL2 5464 #define P3_3_HWCTRL_SDMMC_LED XMC_GPIO_HWCTRL_PERIPHERAL1 5465 #define P3_4_HWCTRL_SDMMC_BUS_POWER XMC_GPIO_HWCTRL_PERIPHERAL1 5466 #define P3_5_HWCTRL_SDMMC_CMD_OUT XMC_GPIO_HWCTRL_PERIPHERAL1 5467 #define P3_5_HWCTRL_EBU_AD4 XMC_GPIO_HWCTRL_PERIPHERAL2 5468 #define P3_6_HWCTRL_SDMMC_CLK_OUT XMC_GPIO_HWCTRL_PERIPHERAL1 5469 #define P3_6_HWCTRL_EBU_AD5 XMC_GPIO_HWCTRL_PERIPHERAL2 5470 #define P4_0_HWCTRL_SDMMC_DATA_OUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 5471 #define P4_0_HWCTRL_EBU_AD8 XMC_GPIO_HWCTRL_PERIPHERAL2 5472 #define P4_1_HWCTRL_SDMMC_DATA_OUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 5473 #define P4_1_HWCTRL_EBU_AD9 XMC_GPIO_HWCTRL_PERIPHERAL2 5474 #define P5_0_HWCTRL_U2C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 5475 #define P5_1_HWCTRL_U2C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 5476 #define P5_7_HWCTRL_U2C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 5477 #endif 5478 5479 5480 #if (UC_DEVICE == XMC4700) && (UC_PACKAGE == LQFP144) 5481 #define P0_0 XMC_GPIO_PORT0, 0 5482 #define P0_1 XMC_GPIO_PORT0, 1 5483 #define P0_2 XMC_GPIO_PORT0, 2 5484 #define P0_3 XMC_GPIO_PORT0, 3 5485 #define P0_4 XMC_GPIO_PORT0, 4 5486 #define P0_5 XMC_GPIO_PORT0, 5 5487 #define P0_6 XMC_GPIO_PORT0, 6 5488 #define P0_7 XMC_GPIO_PORT0, 7 5489 #define P0_8 XMC_GPIO_PORT0, 8 5490 #define P0_9 XMC_GPIO_PORT0, 9 5491 #define P0_10 XMC_GPIO_PORT0, 10 5492 #define P0_11 XMC_GPIO_PORT0, 11 5493 #define P0_12 XMC_GPIO_PORT0, 12 5494 #define P0_13 XMC_GPIO_PORT0, 13 5495 #define P0_14 XMC_GPIO_PORT0, 14 5496 #define P0_15 XMC_GPIO_PORT0, 15 5497 #define P1_0 XMC_GPIO_PORT1, 0 5498 #define P1_1 XMC_GPIO_PORT1, 1 5499 #define P1_2 XMC_GPIO_PORT1, 2 5500 #define P1_3 XMC_GPIO_PORT1, 3 5501 #define P1_4 XMC_GPIO_PORT1, 4 5502 #define P1_5 XMC_GPIO_PORT1, 5 5503 #define P1_6 XMC_GPIO_PORT1, 6 5504 #define P1_7 XMC_GPIO_PORT1, 7 5505 #define P1_8 XMC_GPIO_PORT1, 8 5506 #define P1_9 XMC_GPIO_PORT1, 9 5507 #define P1_10 XMC_GPIO_PORT1, 10 5508 #define P1_11 XMC_GPIO_PORT1, 11 5509 #define P1_12 XMC_GPIO_PORT1, 12 5510 #define P1_13 XMC_GPIO_PORT1, 13 5511 #define P1_14 XMC_GPIO_PORT1, 14 5512 #define P1_15 XMC_GPIO_PORT1, 15 5513 #define P2_0 XMC_GPIO_PORT2, 0 5514 #define P2_1 XMC_GPIO_PORT2, 1 5515 #define P2_2 XMC_GPIO_PORT2, 2 5516 #define P2_3 XMC_GPIO_PORT2, 3 5517 #define P2_4 XMC_GPIO_PORT2, 4 5518 #define P2_5 XMC_GPIO_PORT2, 5 5519 #define P2_6 XMC_GPIO_PORT2, 6 5520 #define P2_7 XMC_GPIO_PORT2, 7 5521 #define P2_8 XMC_GPIO_PORT2, 8 5522 #define P2_9 XMC_GPIO_PORT2, 9 5523 #define P2_10 XMC_GPIO_PORT2, 10 5524 #define P2_11 XMC_GPIO_PORT2, 11 5525 #define P2_12 XMC_GPIO_PORT2, 12 5526 #define P2_13 XMC_GPIO_PORT2, 13 5527 #define P2_14 XMC_GPIO_PORT2, 14 5528 #define P2_15 XMC_GPIO_PORT2, 15 5529 #define P3_0 XMC_GPIO_PORT3, 0 5530 #define P3_1 XMC_GPIO_PORT3, 1 5531 #define P3_2 XMC_GPIO_PORT3, 2 5532 #define P3_3 XMC_GPIO_PORT3, 3 5533 #define P3_4 XMC_GPIO_PORT3, 4 5534 #define P3_5 XMC_GPIO_PORT3, 5 5535 #define P3_6 XMC_GPIO_PORT3, 6 5536 #define P3_7 XMC_GPIO_PORT3, 7 5537 #define P3_8 XMC_GPIO_PORT3, 8 5538 #define P3_9 XMC_GPIO_PORT3, 9 5539 #define P3_10 XMC_GPIO_PORT3, 10 5540 #define P3_11 XMC_GPIO_PORT3, 11 5541 #define P3_12 XMC_GPIO_PORT3, 12 5542 #define P3_13 XMC_GPIO_PORT3, 13 5543 #define P3_14 XMC_GPIO_PORT3, 14 5544 #define P3_15 XMC_GPIO_PORT3, 15 5545 #define P4_0 XMC_GPIO_PORT4, 0 5546 #define P4_1 XMC_GPIO_PORT4, 1 5547 #define P4_2 XMC_GPIO_PORT4, 2 5548 #define P4_3 XMC_GPIO_PORT4, 3 5549 #define P4_4 XMC_GPIO_PORT4, 4 5550 #define P4_5 XMC_GPIO_PORT4, 5 5551 #define P4_6 XMC_GPIO_PORT4, 6 5552 #define P4_7 XMC_GPIO_PORT4, 7 5553 #define P5_0 XMC_GPIO_PORT5, 0 5554 #define P5_1 XMC_GPIO_PORT5, 1 5555 #define P5_2 XMC_GPIO_PORT5, 2 5556 #define P5_3 XMC_GPIO_PORT5, 3 5557 #define P5_4 XMC_GPIO_PORT5, 4 5558 #define P5_5 XMC_GPIO_PORT5, 5 5559 #define P5_6 XMC_GPIO_PORT5, 6 5560 #define P5_7 XMC_GPIO_PORT5, 7 5561 #define P5_8 XMC_GPIO_PORT5, 8 5562 #define P5_9 XMC_GPIO_PORT5, 9 5563 #define P5_10 XMC_GPIO_PORT5, 10 5564 #define P5_11 XMC_GPIO_PORT5, 11 5565 #define P6_0 XMC_GPIO_PORT6, 0 5566 #define P6_1 XMC_GPIO_PORT6, 1 5567 #define P6_2 XMC_GPIO_PORT6, 2 5568 #define P6_3 XMC_GPIO_PORT6, 3 5569 #define P6_4 XMC_GPIO_PORT6, 4 5570 #define P6_5 XMC_GPIO_PORT6, 5 5571 #define P6_6 XMC_GPIO_PORT6, 6 5572 #define P14_0 XMC_GPIO_PORT14, 0 5573 #define P14_1 XMC_GPIO_PORT14, 1 5574 #define P14_2 XMC_GPIO_PORT14, 2 5575 #define P14_3 XMC_GPIO_PORT14, 3 5576 #define P14_4 XMC_GPIO_PORT14, 4 5577 #define P14_5 XMC_GPIO_PORT14, 5 5578 #define P14_6 XMC_GPIO_PORT14, 6 5579 #define P14_7 XMC_GPIO_PORT14, 7 5580 #define P14_8 XMC_GPIO_PORT14, 8 5581 #define P14_9 XMC_GPIO_PORT14, 9 5582 #define P14_12 XMC_GPIO_PORT14, 12 5583 #define P14_13 XMC_GPIO_PORT14, 13 5584 #define P14_14 XMC_GPIO_PORT14, 14 5585 #define P14_15 XMC_GPIO_PORT14, 15 5586 #define P15_2 XMC_GPIO_PORT15, 2 5587 #define P15_3 XMC_GPIO_PORT15, 3 5588 #define P15_4 XMC_GPIO_PORT15, 4 5589 #define P15_5 XMC_GPIO_PORT15, 5 5590 #define P15_6 XMC_GPIO_PORT15, 6 5591 #define P15_7 XMC_GPIO_PORT15, 7 5592 #define P15_8 XMC_GPIO_PORT15, 8 5593 #define P15_9 XMC_GPIO_PORT15, 9 5594 #define P15_12 XMC_GPIO_PORT15, 12 5595 #define P15_13 XMC_GPIO_PORT15, 13 5596 #define P15_14 XMC_GPIO_PORT15, 14 5597 #define P15_15 XMC_GPIO_PORT15, 15 5598 5599 5600 /* Alternate Output Function */ 5601 #define P0_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 5602 #define P0_0_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 5603 #define P0_0_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 5604 #define P0_1_AF_USB_DRIVEVBUS XMC_GPIO_MODE_OUTPUT_ALT1 5605 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5606 #define P0_1_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 5607 #define P0_1_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 5608 #define P0_2_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 5609 #define P0_2_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 5610 #define P0_3_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 5611 #define P0_4_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 5612 #define P0_4_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 5613 #define P0_5_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 5614 #define P0_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5615 #define P0_5_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 5616 #define P0_6_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 5617 #define P0_6_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 5618 #define P0_6_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT3 5619 #define P0_7_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 5620 #define P0_7_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 5621 #define P0_8_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 5622 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 5623 #define P0_9_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 5624 #define P0_9_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT3 5625 #define P0_9_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 5626 #define P0_10_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 5627 #define P0_10_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 5628 #define P0_10_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 5629 #define P0_10_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 5630 #define P0_11_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 5631 #define P0_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT3 5632 #define P0_12_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 5633 #define P0_12_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 5634 #define P0_13_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 5635 #define P0_13_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 5636 #define P0_14_AF_U1C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 5637 #define P0_14_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 5638 #define P0_15_AF_U1C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 5639 #define P0_15_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 5640 #define P1_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT1 5641 #define P1_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 5642 #define P1_0_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 5643 #define P1_0_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 5644 #define P1_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT1 5645 #define P1_1_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 5646 #define P1_1_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 5647 #define P1_1_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 5648 #define P1_2_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 5649 #define P1_2_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 5650 #define P1_3_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 5651 #define P1_3_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 5652 #define P1_3_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 5653 #define P1_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 5654 #define P1_4_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 5655 #define P1_4_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 5656 #define P1_4_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT4 5657 #define P1_5_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT1 5658 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5659 #define P1_5_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 5660 #define P1_5_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT4 5661 #define P1_6_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 5662 #define P1_7_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5663 #define P1_7_AF_DSD_MCLK2 XMC_GPIO_MODE_OUTPUT_ALT3 5664 #define P1_7_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT4 5665 #define P1_8_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 5666 #define P1_8_AF_DSD_MCLK1 XMC_GPIO_MODE_OUTPUT_ALT3 5667 #define P1_8_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 5668 #define P1_9_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 5669 #define P1_9_AF_CAN_N2_TXD XMC_GPIO_MODE_OUTPUT_ALT2 5670 #define P1_9_AF_DSD_MCLK0 XMC_GPIO_MODE_OUTPUT_ALT3 5671 #define P1_9_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 5672 #define P1_10_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 5673 #define P1_10_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 5674 #define P1_10_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 5675 #define P1_11_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 5676 #define P1_11_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 5677 #define P1_12_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 5678 #define P1_12_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 5679 #define P1_12_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 5680 #define P1_13_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 5681 #define P1_13_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 5682 #define P1_13_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 5683 #define P1_14_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 5684 #define P1_14_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 5685 #define P1_14_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 5686 #define P1_15_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 5687 #define P1_15_AF_DSD_MCLK2 XMC_GPIO_MODE_OUTPUT_ALT2 5688 #define P1_15_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 5689 #define P1_15_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 5690 #define P2_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT1 5691 #define P2_0_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT2 5692 #define P2_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT3 5693 #define P2_0_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 5694 #define P2_1_AF_CAN_N5_TXD XMC_GPIO_MODE_OUTPUT_ALT1 5695 #define P2_1_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT2 5696 #define P2_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT3 5697 #define P2_1_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 5698 #define P2_2_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 5699 #define P2_2_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT2 5700 #define P2_2_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 5701 #define P2_2_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT4 5702 #define P2_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 5703 #define P2_3_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 5704 #define P2_3_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 5705 #define P2_3_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT4 5706 #define P2_4_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 5707 #define P2_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 5708 #define P2_4_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 5709 #define P2_4_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT4 5710 #define P2_5_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 5711 #define P2_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5712 #define P2_5_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 5713 #define P2_5_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT4 5714 #define P2_6_AF_U2C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT1 5715 #define P2_6_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT2 5716 #define P2_6_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT3 5717 #define P2_6_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 5718 #define P2_7_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 5719 #define P2_7_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 5720 #define P2_7_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT3 5721 #define P2_7_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 5722 #define P2_8_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 5723 #define P2_8_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT2 5724 #define P2_8_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 5725 #define P2_8_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT4 5726 #define P2_9_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 5727 #define P2_9_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT2 5728 #define P2_9_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 5729 #define P2_9_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT4 5730 #define P2_10_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT1 5731 #define P2_10_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5732 #define P2_11_AF_ETH0_TXER XMC_GPIO_MODE_OUTPUT_ALT1 5733 #define P2_11_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 5734 #define P2_12_AF_ETH0_TXD2 XMC_GPIO_MODE_OUTPUT_ALT1 5735 #define P2_12_AF_CCU81_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 5736 #define P2_12_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT4 5737 #define P2_13_AF_ETH0_TXD3 XMC_GPIO_MODE_OUTPUT_ALT1 5738 #define P2_13_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT4 5739 #define P2_14_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT1 5740 #define P2_14_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5741 #define P2_14_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 5742 #define P2_14_AF_CAN_N4_TXD XMC_GPIO_MODE_OUTPUT_ALT4 5743 #define P2_15_AF_VADC_EMUX12 XMC_GPIO_MODE_OUTPUT_ALT1 5744 #define P2_15_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 5745 #define P2_15_AF_LEDTS0_LINE6 XMC_GPIO_MODE_OUTPUT_ALT4 5746 #define P3_0_AF_U2C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 5747 #define P3_0_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 5748 #define P3_0_AF_CCU42_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 5749 #define P3_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 5750 #define P3_2_AF_USB_DRIVEVBUS XMC_GPIO_MODE_OUTPUT_ALT1 5751 #define P3_2_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 5752 #define P3_2_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT4 5753 #define P3_3_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 5754 #define P3_3_AF_CCU42_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 5755 #define P3_4_AF_U2C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 5756 #define P3_4_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 5757 #define P3_4_AF_CCU42_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 5758 #define P3_4_AF_DSD_MCLK3 XMC_GPIO_MODE_OUTPUT_ALT4 5759 #define P3_5_AF_U2C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 5760 #define P3_5_AF_U1C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 5761 #define P3_5_AF_CCU42_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 5762 #define P3_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 5763 #define P3_6_AF_U2C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 5764 #define P3_6_AF_U1C1_SELO4 XMC_GPIO_MODE_OUTPUT_ALT2 5765 #define P3_6_AF_CCU42_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 5766 #define P3_6_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 5767 #define P3_7_AF_CAN_N2_TXD XMC_GPIO_MODE_OUTPUT_ALT2 5768 #define P3_7_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 5769 #define P3_7_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT4 5770 #define P3_8_AF_U2C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 5771 #define P3_8_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 5772 #define P3_8_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 5773 #define P3_8_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT4 5774 #define P3_9_AF_U2C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 5775 #define P3_9_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 5776 #define P3_9_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 5777 #define P3_9_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT4 5778 #define P3_10_AF_U2C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 5779 #define P3_10_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 5780 #define P3_10_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 5781 #define P3_10_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT4 5782 #define P3_11_AF_U2C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 5783 #define P3_11_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 5784 #define P3_11_AF_CCU42_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 5785 #define P3_11_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT4 5786 #define P3_12_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 5787 #define P3_12_AF_CCU42_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 5788 #define P3_12_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT4 5789 #define P3_13_AF_U2C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 5790 #define P3_13_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5791 #define P3_13_AF_CCU42_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 5792 #define P3_13_AF_LEDTS0_LINE6 XMC_GPIO_MODE_OUTPUT_ALT4 5793 #define P3_14_AF_U1C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 5794 #define P3_15_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5795 #define P4_0_AF_CAN_N3_TXD XMC_GPIO_MODE_OUTPUT_ALT1 5796 #define P4_0_AF_DSD_MCLK1 XMC_GPIO_MODE_OUTPUT_ALT3 5797 #define P4_0_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 5798 #define P4_1_AF_U2C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 5799 #define P4_1_AF_U1C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 5800 #define P4_1_AF_DSD_MCLK0 XMC_GPIO_MODE_OUTPUT_ALT3 5801 #define P4_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT4 5802 #define P4_2_AF_U2C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT1 5803 #define P4_2_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5804 #define P4_2_AF_U2C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 5805 #define P4_3_AF_U2C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT1 5806 #define P4_3_AF_U0C0_SELO5 XMC_GPIO_MODE_OUTPUT_ALT2 5807 #define P4_3_AF_CCU43_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 5808 #define P4_4_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT2 5809 #define P4_4_AF_CCU43_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 5810 #define P4_5_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 5811 #define P4_5_AF_CCU43_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 5812 #define P4_6_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 5813 #define P4_6_AF_CCU43_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 5814 #define P4_7_AF_U2C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 5815 #define P4_7_AF_CAN_N2_TXD XMC_GPIO_MODE_OUTPUT_ALT2 5816 #define P5_0_AF_U2C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 5817 #define P5_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT2 5818 #define P5_0_AF_CCU81_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 5819 #define P5_0_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 5820 #define P5_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 5821 #define P5_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT2 5822 #define P5_1_AF_CCU81_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 5823 #define P5_1_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 5824 #define P5_2_AF_U2C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 5825 #define P5_2_AF_CCU81_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 5826 #define P5_2_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 5827 #define P5_3_AF_U2C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 5828 #define P5_3_AF_CCU81_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 5829 #define P5_3_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 5830 #define P5_4_AF_U2C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT1 5831 #define P5_4_AF_CCU81_OUT13 XMC_GPIO_MODE_OUTPUT_ALT3 5832 #define P5_5_AF_U2C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT1 5833 #define P5_5_AF_CCU81_OUT12 XMC_GPIO_MODE_OUTPUT_ALT3 5834 #define P5_6_AF_U2C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT1 5835 #define P5_6_AF_CCU81_OUT03 XMC_GPIO_MODE_OUTPUT_ALT3 5836 #define P5_7_AF_CCU81_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 5837 #define P5_7_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT4 5838 #define P5_8_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 5839 #define P5_8_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 5840 #define P5_8_AF_CAN_N4_TXD XMC_GPIO_MODE_OUTPUT_ALT4 5841 #define P5_9_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 5842 #define P5_9_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 5843 #define P5_9_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT4 5844 #define P5_10_AF_U1C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 5845 #define P5_10_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 5846 #define P5_10_AF_LEDTS0_LINE7 XMC_GPIO_MODE_OUTPUT_ALT4 5847 #define P5_11_AF_U1C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 5848 #define P5_11_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 5849 #define P5_11_AF_CAN_N5_TXD XMC_GPIO_MODE_OUTPUT_ALT4 5850 #define P6_0_AF_ETH0_TXD2 XMC_GPIO_MODE_OUTPUT_ALT1 5851 #define P6_0_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 5852 #define P6_0_AF_CCU81_OUT31 XMC_GPIO_MODE_OUTPUT_ALT3 5853 #define P6_1_AF_ETH0_TXD3 XMC_GPIO_MODE_OUTPUT_ALT1 5854 #define P6_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 5855 #define P6_1_AF_CCU81_OUT30 XMC_GPIO_MODE_OUTPUT_ALT3 5856 #define P6_2_AF_ETH0_TXER XMC_GPIO_MODE_OUTPUT_ALT1 5857 #define P6_2_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 5858 #define P6_2_AF_CCU43_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 5859 #define P6_3_AF_CCU43_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 5860 #define P6_4_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5861 #define P6_4_AF_CCU43_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 5862 #define P6_5_AF_CAN_N3_TXD XMC_GPIO_MODE_OUTPUT_ALT1 5863 #define P6_5_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 5864 #define P6_5_AF_CCU43_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 5865 #define P6_6_AF_U2C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 5866 #define P6_6_AF_DSD_MCLK3 XMC_GPIO_MODE_OUTPUT_ALT3 5867 5868 /* HW control options */ 5869 #define P0_2_HWCTRL_U1C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 5870 #define P0_2_HWCTRL_EBU_AD0 XMC_GPIO_HWCTRL_PERIPHERAL2 5871 #define P0_3_HWCTRL_U1C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 5872 #define P0_3_HWCTRL_EBU_AD1 XMC_GPIO_HWCTRL_PERIPHERAL2 5873 #define P0_4_HWCTRL_U1C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 5874 #define P0_4_HWCTRL_EBU_AD2 XMC_GPIO_HWCTRL_PERIPHERAL2 5875 #define P0_5_HWCTRL_U1C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 5876 #define P0_5_HWCTRL_EBU_AD3 XMC_GPIO_HWCTRL_PERIPHERAL2 5877 #define P0_6_HWCTRL_EBU_ADV XMC_GPIO_HWCTRL_PERIPHERAL2 5878 #define P0_7_HWCTRL_EBU_AD6 XMC_GPIO_HWCTRL_PERIPHERAL2 5879 #define P0_8_HWCTRL_EBU_AD7 XMC_GPIO_HWCTRL_PERIPHERAL2 5880 #define P0_9_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 5881 #define P0_9_HWCTRL_EBU_CS1 XMC_GPIO_HWCTRL_PERIPHERAL2 5882 #define P0_11_HWCTRL_SDMMC_RESET XMC_GPIO_HWCTRL_PERIPHERAL1 5883 #define P0_11_HWCTRL_EBU_BREQ XMC_GPIO_HWCTRL_PERIPHERAL2 5884 #define P0_12_HWCTRL_EBU_HLDA_OUT XMC_GPIO_HWCTRL_PERIPHERAL2 5885 #define P0_14_HWCTRL_U1C1_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 5886 #define P0_15_HWCTRL_U1C1_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 5887 #define P1_2_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 5888 #define P1_2_HWCTRL_EBU_AD14 XMC_GPIO_HWCTRL_PERIPHERAL2 5889 #define P1_3_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 5890 #define P1_3_HWCTRL_EBU_AD15 XMC_GPIO_HWCTRL_PERIPHERAL2 5891 #define P1_4_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 5892 #define P1_5_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 5893 #define P1_6_HWCTRL_SDMMC_DATA_OUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 5894 #define P1_6_HWCTRL_EBU_AD10 XMC_GPIO_HWCTRL_PERIPHERAL2 5895 #define P1_7_HWCTRL_SDMMC_DATA_OUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 5896 #define P1_7_HWCTRL_EBU_AD11 XMC_GPIO_HWCTRL_PERIPHERAL2 5897 #define P1_8_HWCTRL_SDMMC_DATA_OUT4 XMC_GPIO_HWCTRL_PERIPHERAL1 5898 #define P1_8_HWCTRL_EBU_AD12 XMC_GPIO_HWCTRL_PERIPHERAL2 5899 #define P1_9_HWCTRL_SDMMC_DATA_OUT5 XMC_GPIO_HWCTRL_PERIPHERAL1 5900 #define P1_9_HWCTRL_EBU_AD13 XMC_GPIO_HWCTRL_PERIPHERAL2 5901 #define P1_11_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 5902 #define P1_12_HWCTRL_SDMMC_DATA_OUT6 XMC_GPIO_HWCTRL_PERIPHERAL1 5903 #define P1_12_HWCTRL_EBU_AD16 XMC_GPIO_HWCTRL_PERIPHERAL2 5904 #define P1_13_HWCTRL_SDMMC_DATA_OUT7 XMC_GPIO_HWCTRL_PERIPHERAL1 5905 #define P1_13_HWCTRL_EBU_AD17 XMC_GPIO_HWCTRL_PERIPHERAL2 5906 #define P1_14_HWCTRL_EBU_AD18 XMC_GPIO_HWCTRL_PERIPHERAL2 5907 #define P1_15_HWCTRL_EBU_AD19 XMC_GPIO_HWCTRL_PERIPHERAL2 5908 #define P2_0_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 5909 #define P2_0_HWCTRL_EBU_AD20 XMC_GPIO_HWCTRL_PERIPHERAL2 5910 #define P2_1_HWCTRL_DB_TDO_TRACESWO XMC_GPIO_HWCTRL_PERIPHERAL1 5911 #define P2_1_HWCTRL_EBU_AD21 XMC_GPIO_HWCTRL_PERIPHERAL2 5912 #define P2_2_HWCTRL_LEDTS0_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 5913 #define P2_2_HWCTRL_EBU_AD22 XMC_GPIO_HWCTRL_PERIPHERAL2 5914 #define P2_3_HWCTRL_LEDTS0_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 5915 #define P2_3_HWCTRL_EBU_AD23 XMC_GPIO_HWCTRL_PERIPHERAL2 5916 #define P2_4_HWCTRL_LEDTS0_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 5917 #define P2_4_HWCTRL_EBU_AD24 XMC_GPIO_HWCTRL_PERIPHERAL2 5918 #define P2_5_HWCTRL_LEDTS0_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 5919 #define P2_5_HWCTRL_EBU_AD25 XMC_GPIO_HWCTRL_PERIPHERAL2 5920 #define P2_6_HWCTRL_U2C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 5921 #define P2_8_HWCTRL_LEDTS0_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 5922 #define P2_8_HWCTRL_EBU_AD26 XMC_GPIO_HWCTRL_PERIPHERAL2 5923 #define P2_9_HWCTRL_LEDTS0_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 5924 #define P2_9_HWCTRL_EBU_AD27 XMC_GPIO_HWCTRL_PERIPHERAL2 5925 #define P2_10_HWCTRL_DB_ETM_TRACEDATA3 XMC_GPIO_HWCTRL_PERIPHERAL1 5926 #define P2_10_HWCTRL_EBU_AD28 XMC_GPIO_HWCTRL_PERIPHERAL2 5927 #define P2_11_HWCTRL_DB_ETM_TRACEDATA2 XMC_GPIO_HWCTRL_PERIPHERAL1 5928 #define P2_11_HWCTRL_EBU_AD29 XMC_GPIO_HWCTRL_PERIPHERAL2 5929 #define P2_12_HWCTRL_DB_ETM_TRACEDATA1 XMC_GPIO_HWCTRL_PERIPHERAL1 5930 #define P2_12_HWCTRL_EBU_AD30 XMC_GPIO_HWCTRL_PERIPHERAL2 5931 #define P2_13_HWCTRL_DB_ETM_TRACEDATA0 XMC_GPIO_HWCTRL_PERIPHERAL1 5932 #define P2_13_HWCTRL_EBU_AD31 XMC_GPIO_HWCTRL_PERIPHERAL2 5933 #define P2_14_HWCTRL_DB_ETM_TRACECLK XMC_GPIO_HWCTRL_PERIPHERAL1 5934 #define P2_14_HWCTRL_EBU_BC0 XMC_GPIO_HWCTRL_PERIPHERAL2 5935 #define P2_15_HWCTRL_LEDTS0_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 5936 #define P2_15_HWCTRL_EBU_BC1 XMC_GPIO_HWCTRL_PERIPHERAL2 5937 #define P3_0_HWCTRL_EBU_RD XMC_GPIO_HWCTRL_PERIPHERAL2 5938 #define P3_1_HWCTRL_EBU_RD_NWR XMC_GPIO_HWCTRL_PERIPHERAL2 5939 #define P3_2_HWCTRL_EBU_CS0 XMC_GPIO_HWCTRL_PERIPHERAL2 5940 #define P3_3_HWCTRL_SDMMC_LED XMC_GPIO_HWCTRL_PERIPHERAL1 5941 #define P3_4_HWCTRL_SDMMC_BUS_POWER XMC_GPIO_HWCTRL_PERIPHERAL1 5942 #define P3_5_HWCTRL_SDMMC_CMD_OUT XMC_GPIO_HWCTRL_PERIPHERAL1 5943 #define P3_5_HWCTRL_EBU_AD4 XMC_GPIO_HWCTRL_PERIPHERAL2 5944 #define P3_6_HWCTRL_SDMMC_CLK_OUT XMC_GPIO_HWCTRL_PERIPHERAL1 5945 #define P3_6_HWCTRL_EBU_AD5 XMC_GPIO_HWCTRL_PERIPHERAL2 5946 #define P3_10_HWCTRL_U0C1_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 5947 #define P3_11_HWCTRL_U0C1_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 5948 #define P3_12_HWCTRL_U0C1_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 5949 #define P3_13_HWCTRL_U0C1_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 5950 #define P3_14_HWCTRL_U1C1_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 5951 #define P3_15_HWCTRL_U1C1_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 5952 #define P4_0_HWCTRL_SDMMC_DATA_OUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 5953 #define P4_0_HWCTRL_EBU_AD8 XMC_GPIO_HWCTRL_PERIPHERAL2 5954 #define P4_1_HWCTRL_SDMMC_DATA_OUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 5955 #define P4_1_HWCTRL_EBU_AD9 XMC_GPIO_HWCTRL_PERIPHERAL2 5956 #define P4_4_HWCTRL_U2C1_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 5957 #define P4_5_HWCTRL_U2C1_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 5958 #define P4_6_HWCTRL_U2C1_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 5959 #define P4_7_HWCTRL_U2C1_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 5960 #define P5_0_HWCTRL_U2C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 5961 #define P5_1_HWCTRL_U2C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 5962 #define P5_3_HWCTRL_EBU_CKE XMC_GPIO_HWCTRL_PERIPHERAL1 5963 #define P5_3_HWCTRL_EBU_A20 XMC_GPIO_HWCTRL_PERIPHERAL2 5964 #define P5_4_HWCTRL_EBU_RAS XMC_GPIO_HWCTRL_PERIPHERAL1 5965 #define P5_4_HWCTRL_EBU_A21 XMC_GPIO_HWCTRL_PERIPHERAL2 5966 #define P5_5_HWCTRL_EBU_CAS XMC_GPIO_HWCTRL_PERIPHERAL1 5967 #define P5_5_HWCTRL_EBU_A22 XMC_GPIO_HWCTRL_PERIPHERAL2 5968 #define P5_6_HWCTRL_EBU_BFCLKO XMC_GPIO_HWCTRL_PERIPHERAL1 5969 #define P5_6_HWCTRL_EBU_A23 XMC_GPIO_HWCTRL_PERIPHERAL2 5970 #define P5_7_HWCTRL_U2C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 5971 #define P5_8_HWCTRL_EBU_SDCLKO XMC_GPIO_HWCTRL_PERIPHERAL1 5972 #define P5_8_HWCTRL_EBU_CS2 XMC_GPIO_HWCTRL_PERIPHERAL2 5973 #define P5_9_HWCTRL_EBU_BFCLKO XMC_GPIO_HWCTRL_PERIPHERAL1 5974 #define P5_9_HWCTRL_EBU_CS3 XMC_GPIO_HWCTRL_PERIPHERAL2 5975 #define P5_10_HWCTRL_LEDTS0_TSIN7 XMC_GPIO_HWCTRL_PERIPHERAL1 5976 #define P6_0_HWCTRL_DB_ETM_TRACECLK XMC_GPIO_HWCTRL_PERIPHERAL1 5977 #define P6_0_HWCTRL_EBU_A16 XMC_GPIO_HWCTRL_PERIPHERAL2 5978 #define P6_1_HWCTRL_DB_ETM_TRACEDATA3 XMC_GPIO_HWCTRL_PERIPHERAL1 5979 #define P6_1_HWCTRL_EBU_A17 XMC_GPIO_HWCTRL_PERIPHERAL2 5980 #define P6_2_HWCTRL_DB_ETM_TRACEDATA2 XMC_GPIO_HWCTRL_PERIPHERAL1 5981 #define P6_2_HWCTRL_EBU_A18 XMC_GPIO_HWCTRL_PERIPHERAL2 5982 #define P6_4_HWCTRL_EBU_SDCLKO XMC_GPIO_HWCTRL_PERIPHERAL1 5983 #define P6_4_HWCTRL_EBU_A19 XMC_GPIO_HWCTRL_PERIPHERAL2 5984 #define P6_5_HWCTRL_DB_ETM_TRACEDATA1 XMC_GPIO_HWCTRL_PERIPHERAL1 5985 #define P6_5_HWCTRL_EBU_BC2 XMC_GPIO_HWCTRL_PERIPHERAL2 5986 #define P6_6_HWCTRL_DB_ETM_TRACEDATA0 XMC_GPIO_HWCTRL_PERIPHERAL1 5987 #define P6_6_HWCTRL_EBU_BC3 XMC_GPIO_HWCTRL_PERIPHERAL2 5988 #endif 5989 5990 5991 #if (UC_DEVICE == XMC4800) && (UC_PACKAGE == BGA196) 5992 #define P0_0 XMC_GPIO_PORT0, 0 5993 #define P0_1 XMC_GPIO_PORT0, 1 5994 #define P0_2 XMC_GPIO_PORT0, 2 5995 #define P0_3 XMC_GPIO_PORT0, 3 5996 #define P0_4 XMC_GPIO_PORT0, 4 5997 #define P0_5 XMC_GPIO_PORT0, 5 5998 #define P0_6 XMC_GPIO_PORT0, 6 5999 #define P0_7 XMC_GPIO_PORT0, 7 6000 #define P0_8 XMC_GPIO_PORT0, 8 6001 #define P0_9 XMC_GPIO_PORT0, 9 6002 #define P0_10 XMC_GPIO_PORT0, 10 6003 #define P0_11 XMC_GPIO_PORT0, 11 6004 #define P0_12 XMC_GPIO_PORT0, 12 6005 #define P0_13 XMC_GPIO_PORT0, 13 6006 #define P0_14 XMC_GPIO_PORT0, 14 6007 #define P0_15 XMC_GPIO_PORT0, 15 6008 #define P1_0 XMC_GPIO_PORT1, 0 6009 #define P1_1 XMC_GPIO_PORT1, 1 6010 #define P1_2 XMC_GPIO_PORT1, 2 6011 #define P1_3 XMC_GPIO_PORT1, 3 6012 #define P1_4 XMC_GPIO_PORT1, 4 6013 #define P1_5 XMC_GPIO_PORT1, 5 6014 #define P1_6 XMC_GPIO_PORT1, 6 6015 #define P1_7 XMC_GPIO_PORT1, 7 6016 #define P1_8 XMC_GPIO_PORT1, 8 6017 #define P1_9 XMC_GPIO_PORT1, 9 6018 #define P1_10 XMC_GPIO_PORT1, 10 6019 #define P1_11 XMC_GPIO_PORT1, 11 6020 #define P1_12 XMC_GPIO_PORT1, 12 6021 #define P1_13 XMC_GPIO_PORT1, 13 6022 #define P1_14 XMC_GPIO_PORT1, 14 6023 #define P1_15 XMC_GPIO_PORT1, 15 6024 #define P2_0 XMC_GPIO_PORT2, 0 6025 #define P2_1 XMC_GPIO_PORT2, 1 6026 #define P2_2 XMC_GPIO_PORT2, 2 6027 #define P2_3 XMC_GPIO_PORT2, 3 6028 #define P2_4 XMC_GPIO_PORT2, 4 6029 #define P2_5 XMC_GPIO_PORT2, 5 6030 #define P2_6 XMC_GPIO_PORT2, 6 6031 #define P2_7 XMC_GPIO_PORT2, 7 6032 #define P2_8 XMC_GPIO_PORT2, 8 6033 #define P2_9 XMC_GPIO_PORT2, 9 6034 #define P2_10 XMC_GPIO_PORT2, 10 6035 #define P2_11 XMC_GPIO_PORT2, 11 6036 #define P2_12 XMC_GPIO_PORT2, 12 6037 #define P2_13 XMC_GPIO_PORT2, 13 6038 #define P2_14 XMC_GPIO_PORT2, 14 6039 #define P2_15 XMC_GPIO_PORT2, 15 6040 #define P3_0 XMC_GPIO_PORT3, 0 6041 #define P3_1 XMC_GPIO_PORT3, 1 6042 #define P3_2 XMC_GPIO_PORT3, 2 6043 #define P3_3 XMC_GPIO_PORT3, 3 6044 #define P3_4 XMC_GPIO_PORT3, 4 6045 #define P3_5 XMC_GPIO_PORT3, 5 6046 #define P3_6 XMC_GPIO_PORT3, 6 6047 #define P3_7 XMC_GPIO_PORT3, 7 6048 #define P3_8 XMC_GPIO_PORT3, 8 6049 #define P3_9 XMC_GPIO_PORT3, 9 6050 #define P3_10 XMC_GPIO_PORT3, 10 6051 #define P3_11 XMC_GPIO_PORT3, 11 6052 #define P3_12 XMC_GPIO_PORT3, 12 6053 #define P3_13 XMC_GPIO_PORT3, 13 6054 #define P3_14 XMC_GPIO_PORT3, 14 6055 #define P3_15 XMC_GPIO_PORT3, 15 6056 #define P4_0 XMC_GPIO_PORT4, 0 6057 #define P4_1 XMC_GPIO_PORT4, 1 6058 #define P4_2 XMC_GPIO_PORT4, 2 6059 #define P4_3 XMC_GPIO_PORT4, 3 6060 #define P4_4 XMC_GPIO_PORT4, 4 6061 #define P4_5 XMC_GPIO_PORT4, 5 6062 #define P4_6 XMC_GPIO_PORT4, 6 6063 #define P4_7 XMC_GPIO_PORT4, 7 6064 #define P5_0 XMC_GPIO_PORT5, 0 6065 #define P5_1 XMC_GPIO_PORT5, 1 6066 #define P5_2 XMC_GPIO_PORT5, 2 6067 #define P5_3 XMC_GPIO_PORT5, 3 6068 #define P5_4 XMC_GPIO_PORT5, 4 6069 #define P5_5 XMC_GPIO_PORT5, 5 6070 #define P5_6 XMC_GPIO_PORT5, 6 6071 #define P5_7 XMC_GPIO_PORT5, 7 6072 #define P5_8 XMC_GPIO_PORT5, 8 6073 #define P5_9 XMC_GPIO_PORT5, 9 6074 #define P5_10 XMC_GPIO_PORT5, 10 6075 #define P5_11 XMC_GPIO_PORT5, 11 6076 #define P6_0 XMC_GPIO_PORT6, 0 6077 #define P6_1 XMC_GPIO_PORT6, 1 6078 #define P6_2 XMC_GPIO_PORT6, 2 6079 #define P6_3 XMC_GPIO_PORT6, 3 6080 #define P6_4 XMC_GPIO_PORT6, 4 6081 #define P6_5 XMC_GPIO_PORT6, 5 6082 #define P6_6 XMC_GPIO_PORT6, 6 6083 #define P7_0 XMC_GPIO_PORT7, 0 6084 #define P7_1 XMC_GPIO_PORT7, 1 6085 #define P7_2 XMC_GPIO_PORT7, 2 6086 #define P7_3 XMC_GPIO_PORT7, 3 6087 #define P7_4 XMC_GPIO_PORT7, 4 6088 #define P7_5 XMC_GPIO_PORT7, 5 6089 #define P7_6 XMC_GPIO_PORT7, 6 6090 #define P7_7 XMC_GPIO_PORT7, 7 6091 #define P7_8 XMC_GPIO_PORT7, 8 6092 #define P7_9 XMC_GPIO_PORT7, 9 6093 #define P7_10 XMC_GPIO_PORT7, 10 6094 #define P7_11 XMC_GPIO_PORT7, 11 6095 #define P8_0 XMC_GPIO_PORT8, 0 6096 #define P8_1 XMC_GPIO_PORT8, 1 6097 #define P8_2 XMC_GPIO_PORT8, 2 6098 #define P8_3 XMC_GPIO_PORT8, 3 6099 #define P8_4 XMC_GPIO_PORT8, 4 6100 #define P8_5 XMC_GPIO_PORT8, 5 6101 #define P8_6 XMC_GPIO_PORT8, 6 6102 #define P8_7 XMC_GPIO_PORT8, 7 6103 #define P8_8 XMC_GPIO_PORT8, 8 6104 #define P8_9 XMC_GPIO_PORT8, 9 6105 #define P8_10 XMC_GPIO_PORT8, 10 6106 #define P8_11 XMC_GPIO_PORT8, 11 6107 #define P9_0 XMC_GPIO_PORT9, 0 6108 #define P9_1 XMC_GPIO_PORT9, 1 6109 #define P9_2 XMC_GPIO_PORT9, 2 6110 #define P9_3 XMC_GPIO_PORT9, 3 6111 #define P9_4 XMC_GPIO_PORT9, 4 6112 #define P9_5 XMC_GPIO_PORT9, 5 6113 #define P9_6 XMC_GPIO_PORT9, 6 6114 #define P9_7 XMC_GPIO_PORT9, 7 6115 #define P9_8 XMC_GPIO_PORT9, 8 6116 #define P9_9 XMC_GPIO_PORT9, 9 6117 #define P9_10 XMC_GPIO_PORT9, 10 6118 #define P9_11 XMC_GPIO_PORT9, 11 6119 #define P14_0 XMC_GPIO_PORT14, 0 6120 #define P14_1 XMC_GPIO_PORT14, 1 6121 #define P14_2 XMC_GPIO_PORT14, 2 6122 #define P14_3 XMC_GPIO_PORT14, 3 6123 #define P14_4 XMC_GPIO_PORT14, 4 6124 #define P14_5 XMC_GPIO_PORT14, 5 6125 #define P14_6 XMC_GPIO_PORT14, 6 6126 #define P14_7 XMC_GPIO_PORT14, 7 6127 #define P14_8 XMC_GPIO_PORT14, 8 6128 #define P14_9 XMC_GPIO_PORT14, 9 6129 #define P14_12 XMC_GPIO_PORT14, 12 6130 #define P14_13 XMC_GPIO_PORT14, 13 6131 #define P14_14 XMC_GPIO_PORT14, 14 6132 #define P14_15 XMC_GPIO_PORT14, 15 6133 #define P15_2 XMC_GPIO_PORT15, 2 6134 #define P15_3 XMC_GPIO_PORT15, 3 6135 #define P15_4 XMC_GPIO_PORT15, 4 6136 #define P15_5 XMC_GPIO_PORT15, 5 6137 #define P15_6 XMC_GPIO_PORT15, 6 6138 #define P15_7 XMC_GPIO_PORT15, 7 6139 #define P15_8 XMC_GPIO_PORT15, 8 6140 #define P15_9 XMC_GPIO_PORT15, 9 6141 #define P15_12 XMC_GPIO_PORT15, 12 6142 #define P15_13 XMC_GPIO_PORT15, 13 6143 #define P15_14 XMC_GPIO_PORT15, 14 6144 #define P15_15 XMC_GPIO_PORT15, 15 6145 6146 6147 /* Alternate Output Function */ 6148 #define P0_0_AF_ECAT0_PHY_RESET XMC_GPIO_MODE_OUTPUT_ALT1 6149 #define P0_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 6150 #define P0_0_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 6151 #define P0_0_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 6152 #define P0_1_AF_USB_DRIVEVBUS XMC_GPIO_MODE_OUTPUT_ALT1 6153 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6154 #define P0_1_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 6155 #define P0_1_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 6156 #define P0_2_AF_ECAT0_P1_TXD2 XMC_GPIO_MODE_OUTPUT_ALT1 6157 #define P0_2_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 6158 #define P0_2_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 6159 #define P0_3_AF_ECAT0_P1_TXD3 XMC_GPIO_MODE_OUTPUT_ALT1 6160 #define P0_3_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 6161 #define P0_4_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 6162 #define P0_4_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 6163 #define P0_5_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 6164 #define P0_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6165 #define P0_5_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 6166 #define P0_6_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 6167 #define P0_6_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 6168 #define P0_6_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT3 6169 #define P0_7_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 6170 #define P0_7_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 6171 #define P0_7_AF_ECAT0_LED_ERR XMC_GPIO_MODE_OUTPUT_ALT3 6172 #define P0_8_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 6173 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 6174 #define P0_8_AF_ECAT0_LED_RUN XMC_GPIO_MODE_OUTPUT_ALT3 6175 #define P0_9_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 6176 #define P0_9_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT3 6177 #define P0_9_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 6178 #define P0_10_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 6179 #define P0_10_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 6180 #define P0_10_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 6181 #define P0_10_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 6182 #define P0_11_AF_ECAT0_P1_LED_LINK_ACT XMC_GPIO_MODE_OUTPUT_ALT1 6183 #define P0_11_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 6184 #define P0_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT3 6185 #define P0_12_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 6186 #define P0_12_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 6187 #define P0_13_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 6188 #define P0_13_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 6189 #define P0_14_AF_U1C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 6190 #define P0_14_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 6191 #define P0_15_AF_U1C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 6192 #define P0_15_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 6193 #define P1_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT1 6194 #define P1_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 6195 #define P1_0_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 6196 #define P1_0_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 6197 #define P1_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT1 6198 #define P1_1_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 6199 #define P1_1_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 6200 #define P1_1_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 6201 #define P1_2_AF_ECAT0_P0_TXD3 XMC_GPIO_MODE_OUTPUT_ALT1 6202 #define P1_2_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 6203 #define P1_2_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 6204 #define P1_3_AF_ECAT0_P0_TX_ENA XMC_GPIO_MODE_OUTPUT_ALT1 6205 #define P1_3_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 6206 #define P1_3_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 6207 #define P1_3_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 6208 #define P1_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 6209 #define P1_4_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 6210 #define P1_4_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 6211 #define P1_4_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT4 6212 #define P1_5_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT1 6213 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6214 #define P1_5_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 6215 #define P1_5_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT4 6216 #define P1_6_AF_ECAT0_P0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 6217 #define P1_6_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 6218 #define P1_7_AF_ECAT0_P0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 6219 #define P1_7_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6220 #define P1_7_AF_DSD_MCLK2 XMC_GPIO_MODE_OUTPUT_ALT3 6221 #define P1_7_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT4 6222 #define P1_8_AF_ECAT0_P0_TXD2 XMC_GPIO_MODE_OUTPUT_ALT1 6223 #define P1_8_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 6224 #define P1_8_AF_DSD_MCLK1 XMC_GPIO_MODE_OUTPUT_ALT3 6225 #define P1_8_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 6226 #define P1_9_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 6227 #define P1_9_AF_CAN_N2_TXD XMC_GPIO_MODE_OUTPUT_ALT2 6228 #define P1_9_AF_DSD_MCLK0 XMC_GPIO_MODE_OUTPUT_ALT3 6229 #define P1_9_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 6230 #define P1_10_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 6231 #define P1_10_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 6232 #define P1_10_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 6233 #define P1_10_AF_ECAT0_LED_ERR XMC_GPIO_MODE_OUTPUT_ALT4 6234 #define P1_11_AF_ECAT0_LED_STATE_RUN XMC_GPIO_MODE_OUTPUT_ALT1 6235 #define P1_11_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 6236 #define P1_11_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 6237 #define P1_11_AF_ECAT0_LED_RUN XMC_GPIO_MODE_OUTPUT_ALT4 6238 #define P1_12_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 6239 #define P1_12_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 6240 #define P1_12_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 6241 #define P1_12_AF_ECAT0_P0_LED_LINK_ACT XMC_GPIO_MODE_OUTPUT_ALT4 6242 #define P1_13_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 6243 #define P1_13_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 6244 #define P1_13_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 6245 #define P1_13_AF_ECAT0_PHY_CLK25 XMC_GPIO_MODE_OUTPUT_ALT4 6246 #define P1_14_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 6247 #define P1_14_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 6248 #define P1_14_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 6249 #define P1_14_AF_ECAT0_SYNC0 XMC_GPIO_MODE_OUTPUT_ALT4 6250 #define P1_15_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 6251 #define P1_15_AF_DSD_MCLK2 XMC_GPIO_MODE_OUTPUT_ALT2 6252 #define P1_15_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 6253 #define P1_15_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 6254 #define P2_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT1 6255 #define P2_0_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT2 6256 #define P2_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT3 6257 #define P2_0_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 6258 #define P2_1_AF_CAN_N5_TXD XMC_GPIO_MODE_OUTPUT_ALT1 6259 #define P2_1_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT2 6260 #define P2_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT3 6261 #define P2_1_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 6262 #define P2_2_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 6263 #define P2_2_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT2 6264 #define P2_2_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 6265 #define P2_2_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT4 6266 #define P2_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 6267 #define P2_3_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 6268 #define P2_3_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 6269 #define P2_3_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT4 6270 #define P2_4_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 6271 #define P2_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 6272 #define P2_4_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 6273 #define P2_4_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT4 6274 #define P2_5_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 6275 #define P2_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6276 #define P2_5_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 6277 #define P2_5_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT4 6278 #define P2_6_AF_U2C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT1 6279 #define P2_6_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT2 6280 #define P2_6_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT3 6281 #define P2_6_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 6282 #define P2_7_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 6283 #define P2_7_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 6284 #define P2_7_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT3 6285 #define P2_7_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 6286 #define P2_8_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 6287 #define P2_8_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT2 6288 #define P2_8_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 6289 #define P2_8_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT4 6290 #define P2_9_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 6291 #define P2_9_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT2 6292 #define P2_9_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 6293 #define P2_9_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT4 6294 #define P2_10_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT1 6295 #define P2_10_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6296 #define P2_10_AF_ECAT0_PHY_RESET XMC_GPIO_MODE_OUTPUT_ALT3 6297 #define P2_10_AF_ECAT0_SYNC1 XMC_GPIO_MODE_OUTPUT_ALT4 6298 #define P2_11_AF_ETH0_TXER XMC_GPIO_MODE_OUTPUT_ALT1 6299 #define P2_11_AF_ECAT0_P1_TXD0 XMC_GPIO_MODE_OUTPUT_ALT2 6300 #define P2_11_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 6301 #define P2_12_AF_ETH0_TXD2 XMC_GPIO_MODE_OUTPUT_ALT1 6302 #define P2_12_AF_ECAT0_P1_TXD1 XMC_GPIO_MODE_OUTPUT_ALT2 6303 #define P2_12_AF_CCU81_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 6304 #define P2_12_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT4 6305 #define P2_13_AF_ETH0_TXD3 XMC_GPIO_MODE_OUTPUT_ALT1 6306 #define P2_13_AF_ECAT0_P1_TXD2 XMC_GPIO_MODE_OUTPUT_ALT2 6307 #define P2_13_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT4 6308 #define P2_14_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT1 6309 #define P2_14_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6310 #define P2_14_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 6311 #define P2_14_AF_CAN_N4_TXD XMC_GPIO_MODE_OUTPUT_ALT4 6312 #define P2_15_AF_VADC_EMUX12 XMC_GPIO_MODE_OUTPUT_ALT1 6313 #define P2_15_AF_ECAT0_P1_TXD3 XMC_GPIO_MODE_OUTPUT_ALT2 6314 #define P2_15_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 6315 #define P2_15_AF_LEDTS0_LINE6 XMC_GPIO_MODE_OUTPUT_ALT4 6316 #define P3_0_AF_U2C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 6317 #define P3_0_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 6318 #define P3_0_AF_CCU42_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 6319 #define P3_0_AF_ECAT0_P1_TX_ENA XMC_GPIO_MODE_OUTPUT_ALT4 6320 #define P3_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 6321 #define P3_1_AF_ECAT0_P1_TXD0 XMC_GPIO_MODE_OUTPUT_ALT3 6322 #define P3_2_AF_USB_DRIVEVBUS XMC_GPIO_MODE_OUTPUT_ALT1 6323 #define P3_2_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 6324 #define P3_2_AF_ECAT0_P1_TXD1 XMC_GPIO_MODE_OUTPUT_ALT3 6325 #define P3_2_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT4 6326 #define P3_3_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 6327 #define P3_3_AF_CCU42_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 6328 #define P3_3_AF_ECAT0_MCLK XMC_GPIO_MODE_OUTPUT_ALT4 6329 #define P3_4_AF_U2C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 6330 #define P3_4_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 6331 #define P3_4_AF_CCU42_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 6332 #define P3_4_AF_DSD_MCLK3 XMC_GPIO_MODE_OUTPUT_ALT4 6333 #define P3_5_AF_U2C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 6334 #define P3_5_AF_U1C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 6335 #define P3_5_AF_CCU42_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 6336 #define P3_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 6337 #define P3_6_AF_U2C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 6338 #define P3_6_AF_U1C1_SELO4 XMC_GPIO_MODE_OUTPUT_ALT2 6339 #define P3_6_AF_CCU42_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 6340 #define P3_6_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 6341 #define P3_7_AF_ECAT0_SYNC0 XMC_GPIO_MODE_OUTPUT_ALT1 6342 #define P3_7_AF_CAN_N2_TXD XMC_GPIO_MODE_OUTPUT_ALT2 6343 #define P3_7_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 6344 #define P3_7_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT4 6345 #define P3_8_AF_U2C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 6346 #define P3_8_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 6347 #define P3_8_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 6348 #define P3_8_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT4 6349 #define P3_9_AF_U2C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 6350 #define P3_9_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 6351 #define P3_9_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 6352 #define P3_9_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT4 6353 #define P3_10_AF_U2C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 6354 #define P3_10_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 6355 #define P3_10_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 6356 #define P3_10_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT4 6357 #define P3_11_AF_U2C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 6358 #define P3_11_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 6359 #define P3_11_AF_CCU42_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 6360 #define P3_11_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT4 6361 #define P3_12_AF_ECAT0_P1_LED_LINK_ACT XMC_GPIO_MODE_OUTPUT_ALT1 6362 #define P3_12_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 6363 #define P3_12_AF_CCU42_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 6364 #define P3_12_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT4 6365 #define P3_13_AF_U2C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 6366 #define P3_13_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6367 #define P3_13_AF_CCU42_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 6368 #define P3_13_AF_LEDTS0_LINE6 XMC_GPIO_MODE_OUTPUT_ALT4 6369 #define P3_14_AF_U1C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 6370 #define P3_15_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6371 #define P4_0_AF_CAN_N3_TXD XMC_GPIO_MODE_OUTPUT_ALT1 6372 #define P4_0_AF_ECAT0_PHY_CLK25 XMC_GPIO_MODE_OUTPUT_ALT2 6373 #define P4_0_AF_DSD_MCLK1 XMC_GPIO_MODE_OUTPUT_ALT3 6374 #define P4_0_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 6375 #define P4_1_AF_U2C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 6376 #define P4_1_AF_U1C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 6377 #define P4_1_AF_DSD_MCLK0 XMC_GPIO_MODE_OUTPUT_ALT3 6378 #define P4_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT4 6379 #define P4_2_AF_U2C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT1 6380 #define P4_2_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6381 #define P4_2_AF_U2C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 6382 #define P4_3_AF_U2C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT1 6383 #define P4_3_AF_U0C0_SELO5 XMC_GPIO_MODE_OUTPUT_ALT2 6384 #define P4_3_AF_CCU43_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 6385 #define P4_3_AF_ECAT0_MCLK XMC_GPIO_MODE_OUTPUT_ALT4 6386 #define P4_4_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT2 6387 #define P4_4_AF_CCU43_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 6388 #define P4_5_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 6389 #define P4_5_AF_CCU43_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 6390 #define P4_6_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 6391 #define P4_6_AF_CCU43_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 6392 #define P4_7_AF_U2C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 6393 #define P4_7_AF_CAN_N2_TXD XMC_GPIO_MODE_OUTPUT_ALT2 6394 #define P5_0_AF_U2C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 6395 #define P5_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT2 6396 #define P5_0_AF_CCU81_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 6397 #define P5_0_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 6398 #define P5_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 6399 #define P5_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT2 6400 #define P5_1_AF_CCU81_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 6401 #define P5_1_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 6402 #define P5_2_AF_U2C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 6403 #define P5_2_AF_ECAT0_P0_LED_LINK_ACT XMC_GPIO_MODE_OUTPUT_ALT2 6404 #define P5_2_AF_CCU81_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 6405 #define P5_2_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 6406 #define P5_3_AF_U2C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 6407 #define P5_3_AF_CCU81_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 6408 #define P5_3_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 6409 #define P5_4_AF_U2C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT1 6410 #define P5_4_AF_CCU81_OUT13 XMC_GPIO_MODE_OUTPUT_ALT3 6411 #define P5_5_AF_U2C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT1 6412 #define P5_5_AF_CCU81_OUT12 XMC_GPIO_MODE_OUTPUT_ALT3 6413 #define P5_6_AF_U2C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT1 6414 #define P5_6_AF_CCU81_OUT03 XMC_GPIO_MODE_OUTPUT_ALT3 6415 #define P5_7_AF_ECAT0_SYNC0 XMC_GPIO_MODE_OUTPUT_ALT1 6416 #define P5_7_AF_CCU81_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 6417 #define P5_7_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT4 6418 #define P5_8_AF_ECAT0_P1_TX_ENA XMC_GPIO_MODE_OUTPUT_ALT1 6419 #define P5_8_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 6420 #define P5_8_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 6421 #define P5_8_AF_CAN_N4_TXD XMC_GPIO_MODE_OUTPUT_ALT4 6422 #define P5_9_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 6423 #define P5_9_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 6424 #define P5_9_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT4 6425 #define P5_10_AF_U1C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 6426 #define P5_10_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 6427 #define P5_10_AF_LEDTS0_LINE7 XMC_GPIO_MODE_OUTPUT_ALT4 6428 #define P5_11_AF_U1C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 6429 #define P5_11_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 6430 #define P5_11_AF_CAN_N5_TXD XMC_GPIO_MODE_OUTPUT_ALT4 6431 #define P6_0_AF_ETH0_TXD2 XMC_GPIO_MODE_OUTPUT_ALT1 6432 #define P6_0_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 6433 #define P6_0_AF_CCU81_OUT31 XMC_GPIO_MODE_OUTPUT_ALT3 6434 #define P6_0_AF_ECAT0_PHY_CLK25 XMC_GPIO_MODE_OUTPUT_ALT4 6435 #define P6_1_AF_ETH0_TXD3 XMC_GPIO_MODE_OUTPUT_ALT1 6436 #define P6_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 6437 #define P6_1_AF_CCU81_OUT30 XMC_GPIO_MODE_OUTPUT_ALT3 6438 #define P6_1_AF_ECAT0_P0_TX_ENA XMC_GPIO_MODE_OUTPUT_ALT4 6439 #define P6_2_AF_ETH0_TXER XMC_GPIO_MODE_OUTPUT_ALT1 6440 #define P6_2_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 6441 #define P6_2_AF_CCU43_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 6442 #define P6_2_AF_ECAT0_P0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT4 6443 #define P6_3_AF_CCU43_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 6444 #define P6_3_AF_ECAT0_P0_LED_LINK_ACT XMC_GPIO_MODE_OUTPUT_ALT4 6445 #define P6_4_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6446 #define P6_4_AF_CCU43_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 6447 #define P6_4_AF_ECAT0_P0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT4 6448 #define P6_5_AF_CAN_N3_TXD XMC_GPIO_MODE_OUTPUT_ALT1 6449 #define P6_5_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 6450 #define P6_5_AF_CCU43_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 6451 #define P6_5_AF_ECAT0_P0_TXD2 XMC_GPIO_MODE_OUTPUT_ALT4 6452 #define P6_6_AF_U2C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 6453 #define P6_6_AF_DSD_MCLK3 XMC_GPIO_MODE_OUTPUT_ALT3 6454 #define P6_6_AF_ECAT0_P0_TXD3 XMC_GPIO_MODE_OUTPUT_ALT4 6455 #define P7_0_AF_CAN_N3_TXD XMC_GPIO_MODE_OUTPUT_ALT2 6456 #define P7_0_AF_ECAT0_P0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT4 6457 #define P7_1_AF_ECAT0_P0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT4 6458 #define P7_2_AF_CAN_N4_TXD XMC_GPIO_MODE_OUTPUT_ALT2 6459 #define P7_2_AF_ECAT0_P0_TXD2 XMC_GPIO_MODE_OUTPUT_ALT4 6460 #define P7_3_AF_ECAT0_P0_TXD3 XMC_GPIO_MODE_OUTPUT_ALT4 6461 #define P7_4_AF_CCU42_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 6462 #define P7_5_AF_CCU42_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 6463 #define P7_6_AF_CCU42_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 6464 #define P7_7_AF_CCU42_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 6465 #define P7_8_AF_CAN_N5_TXD XMC_GPIO_MODE_OUTPUT_ALT2 6466 #define P7_8_AF_ECAT0_P0_TX_ENA XMC_GPIO_MODE_OUTPUT_ALT4 6467 #define P7_9_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 6468 #define P7_10_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 6469 #define P7_11_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 6470 #define P8_0_AF_ECAT0_P1_TXD0 XMC_GPIO_MODE_OUTPUT_ALT4 6471 #define P8_1_AF_ECAT0_P1_TXD1 XMC_GPIO_MODE_OUTPUT_ALT4 6472 #define P8_2_AF_ECAT0_P1_TXD2 XMC_GPIO_MODE_OUTPUT_ALT4 6473 #define P8_3_AF_ECAT0_P1_TXD3 XMC_GPIO_MODE_OUTPUT_ALT4 6474 #define P8_4_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 6475 #define P8_5_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 6476 #define P8_6_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 6477 #define P8_7_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6478 #define P8_8_AF_ECAT0_P1_TX_ENA XMC_GPIO_MODE_OUTPUT_ALT4 6479 #define P8_9_AF_CCU81_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 6480 #define P8_10_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 6481 #define P8_11_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 6482 #define P9_0_AF_U2C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 6483 #define P9_0_AF_ECAT0_SYNC0 XMC_GPIO_MODE_OUTPUT_ALT4 6484 #define P9_1_AF_U2C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 6485 #define P9_1_AF_ECAT0_SYNC1 XMC_GPIO_MODE_OUTPUT_ALT4 6486 #define P9_2_AF_U2C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 6487 #define P9_2_AF_ECAT0_PHY_RESET XMC_GPIO_MODE_OUTPUT_ALT4 6488 #define P9_3_AF_U2C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6489 #define P9_3_AF_ECAT0_PHY_CLK25 XMC_GPIO_MODE_OUTPUT_ALT4 6490 #define P9_4_AF_ECAT0_LED_STATE_RUN XMC_GPIO_MODE_OUTPUT_ALT1 6491 #define P9_4_AF_ECAT0_LED_RUN XMC_GPIO_MODE_OUTPUT_ALT4 6492 #define P9_5_AF_U2C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 6493 #define P9_5_AF_ECAT0_LED_ERR XMC_GPIO_MODE_OUTPUT_ALT4 6494 #define P9_6_AF_U2C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 6495 #define P9_6_AF_ECAT0_MCLK XMC_GPIO_MODE_OUTPUT_ALT4 6496 #define P9_7_AF_U2C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT2 6497 #define P9_8_AF_ECAT0_P0_LED_LINK_ACT XMC_GPIO_MODE_OUTPUT_ALT4 6498 #define P9_9_AF_ECAT0_P1_LED_LINK_ACT XMC_GPIO_MODE_OUTPUT_ALT4 6499 #define P9_10_AF_U2C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6500 #define P9_11_AF_U2C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 6501 6502 /* HW control options */ 6503 #define P0_2_HWCTRL_U1C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 6504 #define P0_2_HWCTRL_EBU_AD0 XMC_GPIO_HWCTRL_PERIPHERAL2 6505 #define P0_3_HWCTRL_U1C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 6506 #define P0_3_HWCTRL_EBU_AD1 XMC_GPIO_HWCTRL_PERIPHERAL2 6507 #define P0_4_HWCTRL_U1C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 6508 #define P0_4_HWCTRL_EBU_AD2 XMC_GPIO_HWCTRL_PERIPHERAL2 6509 #define P0_5_HWCTRL_U1C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 6510 #define P0_5_HWCTRL_EBU_AD3 XMC_GPIO_HWCTRL_PERIPHERAL2 6511 #define P0_6_HWCTRL_EBU_ADV XMC_GPIO_HWCTRL_PERIPHERAL2 6512 #define P0_7_HWCTRL_EBU_AD6 XMC_GPIO_HWCTRL_PERIPHERAL2 6513 #define P0_8_HWCTRL_EBU_AD7 XMC_GPIO_HWCTRL_PERIPHERAL2 6514 #define P0_9_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 6515 #define P0_9_HWCTRL_EBU_CS1 XMC_GPIO_HWCTRL_PERIPHERAL2 6516 #define P0_11_HWCTRL_SDMMC_RESET XMC_GPIO_HWCTRL_PERIPHERAL1 6517 #define P0_11_HWCTRL_EBU_BREQ XMC_GPIO_HWCTRL_PERIPHERAL2 6518 #define P0_12_HWCTRL_ECAT0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 6519 #define P0_12_HWCTRL_EBU_HLDA_OUT XMC_GPIO_HWCTRL_PERIPHERAL2 6520 #define P0_14_HWCTRL_U1C1_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 6521 #define P0_15_HWCTRL_U1C1_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 6522 #define P1_2_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 6523 #define P1_2_HWCTRL_EBU_AD14 XMC_GPIO_HWCTRL_PERIPHERAL2 6524 #define P1_3_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 6525 #define P1_3_HWCTRL_EBU_AD15 XMC_GPIO_HWCTRL_PERIPHERAL2 6526 #define P1_4_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 6527 #define P1_5_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 6528 #define P1_6_HWCTRL_SDMMC_DATA_OUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 6529 #define P1_6_HWCTRL_EBU_AD10 XMC_GPIO_HWCTRL_PERIPHERAL2 6530 #define P1_7_HWCTRL_SDMMC_DATA_OUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 6531 #define P1_7_HWCTRL_EBU_AD11 XMC_GPIO_HWCTRL_PERIPHERAL2 6532 #define P1_8_HWCTRL_SDMMC_DATA_OUT4 XMC_GPIO_HWCTRL_PERIPHERAL1 6533 #define P1_8_HWCTRL_EBU_AD12 XMC_GPIO_HWCTRL_PERIPHERAL2 6534 #define P1_9_HWCTRL_SDMMC_DATA_OUT5 XMC_GPIO_HWCTRL_PERIPHERAL1 6535 #define P1_9_HWCTRL_EBU_AD13 XMC_GPIO_HWCTRL_PERIPHERAL2 6536 #define P1_11_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 6537 #define P1_12_HWCTRL_SDMMC_DATA_OUT6 XMC_GPIO_HWCTRL_PERIPHERAL1 6538 #define P1_12_HWCTRL_EBU_AD16 XMC_GPIO_HWCTRL_PERIPHERAL2 6539 #define P1_13_HWCTRL_SDMMC_DATA_OUT7 XMC_GPIO_HWCTRL_PERIPHERAL1 6540 #define P1_13_HWCTRL_EBU_AD17 XMC_GPIO_HWCTRL_PERIPHERAL2 6541 #define P1_14_HWCTRL_EBU_AD18 XMC_GPIO_HWCTRL_PERIPHERAL2 6542 #define P1_15_HWCTRL_EBU_AD19 XMC_GPIO_HWCTRL_PERIPHERAL2 6543 #define P2_0_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 6544 #define P2_0_HWCTRL_EBU_AD20 XMC_GPIO_HWCTRL_PERIPHERAL2 6545 #define P2_1_HWCTRL_DB_TDO_TRACESWO XMC_GPIO_HWCTRL_PERIPHERAL1 6546 #define P2_1_HWCTRL_EBU_AD21 XMC_GPIO_HWCTRL_PERIPHERAL2 6547 #define P2_2_HWCTRL_LEDTS0_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 6548 #define P2_2_HWCTRL_EBU_AD22 XMC_GPIO_HWCTRL_PERIPHERAL2 6549 #define P2_3_HWCTRL_LEDTS0_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 6550 #define P2_3_HWCTRL_EBU_AD23 XMC_GPIO_HWCTRL_PERIPHERAL2 6551 #define P2_4_HWCTRL_LEDTS0_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 6552 #define P2_4_HWCTRL_EBU_AD24 XMC_GPIO_HWCTRL_PERIPHERAL2 6553 #define P2_5_HWCTRL_LEDTS0_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 6554 #define P2_5_HWCTRL_EBU_AD25 XMC_GPIO_HWCTRL_PERIPHERAL2 6555 #define P2_6_HWCTRL_U2C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 6556 #define P2_8_HWCTRL_LEDTS0_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 6557 #define P2_8_HWCTRL_EBU_AD26 XMC_GPIO_HWCTRL_PERIPHERAL2 6558 #define P2_9_HWCTRL_LEDTS0_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 6559 #define P2_9_HWCTRL_EBU_AD27 XMC_GPIO_HWCTRL_PERIPHERAL2 6560 #define P2_10_HWCTRL_DB_ETM_TRACEDATA3 XMC_GPIO_HWCTRL_PERIPHERAL1 6561 #define P2_10_HWCTRL_EBU_AD28 XMC_GPIO_HWCTRL_PERIPHERAL2 6562 #define P2_11_HWCTRL_DB_ETM_TRACEDATA2 XMC_GPIO_HWCTRL_PERIPHERAL1 6563 #define P2_11_HWCTRL_EBU_AD29 XMC_GPIO_HWCTRL_PERIPHERAL2 6564 #define P2_12_HWCTRL_DB_ETM_TRACEDATA1 XMC_GPIO_HWCTRL_PERIPHERAL1 6565 #define P2_12_HWCTRL_EBU_AD30 XMC_GPIO_HWCTRL_PERIPHERAL2 6566 #define P2_13_HWCTRL_DB_ETM_TRACEDATA0 XMC_GPIO_HWCTRL_PERIPHERAL1 6567 #define P2_13_HWCTRL_EBU_AD31 XMC_GPIO_HWCTRL_PERIPHERAL2 6568 #define P2_14_HWCTRL_DB_ETM_TRACECLK XMC_GPIO_HWCTRL_PERIPHERAL1 6569 #define P2_14_HWCTRL_EBU_BC0 XMC_GPIO_HWCTRL_PERIPHERAL2 6570 #define P2_15_HWCTRL_LEDTS0_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 6571 #define P2_15_HWCTRL_EBU_BC1 XMC_GPIO_HWCTRL_PERIPHERAL2 6572 #define P3_0_HWCTRL_EBU_RD XMC_GPIO_HWCTRL_PERIPHERAL2 6573 #define P3_1_HWCTRL_EBU_RD_NWR XMC_GPIO_HWCTRL_PERIPHERAL2 6574 #define P3_2_HWCTRL_EBU_CS0 XMC_GPIO_HWCTRL_PERIPHERAL2 6575 #define P3_3_HWCTRL_SDMMC_LED XMC_GPIO_HWCTRL_PERIPHERAL1 6576 #define P3_4_HWCTRL_SDMMC_BUS_POWER XMC_GPIO_HWCTRL_PERIPHERAL1 6577 #define P3_5_HWCTRL_SDMMC_CMD_OUT XMC_GPIO_HWCTRL_PERIPHERAL1 6578 #define P3_5_HWCTRL_EBU_AD4 XMC_GPIO_HWCTRL_PERIPHERAL2 6579 #define P3_6_HWCTRL_SDMMC_CLK_OUT XMC_GPIO_HWCTRL_PERIPHERAL1 6580 #define P3_6_HWCTRL_EBU_AD5 XMC_GPIO_HWCTRL_PERIPHERAL2 6581 #define P3_10_HWCTRL_U0C1_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 6582 #define P3_11_HWCTRL_U0C1_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 6583 #define P3_12_HWCTRL_U0C1_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 6584 #define P3_13_HWCTRL_U0C1_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 6585 #define P3_14_HWCTRL_U1C1_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 6586 #define P3_15_HWCTRL_U1C1_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 6587 #define P4_0_HWCTRL_SDMMC_DATA_OUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 6588 #define P4_0_HWCTRL_EBU_AD8 XMC_GPIO_HWCTRL_PERIPHERAL2 6589 #define P4_1_HWCTRL_SDMMC_DATA_OUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 6590 #define P4_1_HWCTRL_EBU_AD9 XMC_GPIO_HWCTRL_PERIPHERAL2 6591 #define P4_2_HWCTRL_ECAT0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 6592 #define P4_4_HWCTRL_U2C1_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 6593 #define P4_5_HWCTRL_U2C1_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 6594 #define P4_6_HWCTRL_U2C1_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 6595 #define P4_7_HWCTRL_U2C1_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 6596 #define P5_0_HWCTRL_U2C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 6597 #define P5_1_HWCTRL_U2C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 6598 #define P5_3_HWCTRL_EBU_CKE XMC_GPIO_HWCTRL_PERIPHERAL1 6599 #define P5_3_HWCTRL_EBU_A20 XMC_GPIO_HWCTRL_PERIPHERAL2 6600 #define P5_4_HWCTRL_EBU_RAS XMC_GPIO_HWCTRL_PERIPHERAL1 6601 #define P5_4_HWCTRL_EBU_A21 XMC_GPIO_HWCTRL_PERIPHERAL2 6602 #define P5_5_HWCTRL_EBU_CAS XMC_GPIO_HWCTRL_PERIPHERAL1 6603 #define P5_5_HWCTRL_EBU_A22 XMC_GPIO_HWCTRL_PERIPHERAL2 6604 #define P5_6_HWCTRL_EBU_BFCLKO XMC_GPIO_HWCTRL_PERIPHERAL1 6605 #define P5_6_HWCTRL_EBU_A23 XMC_GPIO_HWCTRL_PERIPHERAL2 6606 #define P5_7_HWCTRL_U2C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 6607 #define P5_8_HWCTRL_EBU_SDCLKO XMC_GPIO_HWCTRL_PERIPHERAL1 6608 #define P5_8_HWCTRL_EBU_CS2 XMC_GPIO_HWCTRL_PERIPHERAL2 6609 #define P5_9_HWCTRL_EBU_BFCLKO XMC_GPIO_HWCTRL_PERIPHERAL1 6610 #define P5_9_HWCTRL_EBU_CS3 XMC_GPIO_HWCTRL_PERIPHERAL2 6611 #define P5_10_HWCTRL_LEDTS0_TSIN7 XMC_GPIO_HWCTRL_PERIPHERAL1 6612 #define P6_0_HWCTRL_DB_ETM_TRACECLK XMC_GPIO_HWCTRL_PERIPHERAL1 6613 #define P6_0_HWCTRL_EBU_A16 XMC_GPIO_HWCTRL_PERIPHERAL2 6614 #define P6_1_HWCTRL_DB_ETM_TRACEDATA3 XMC_GPIO_HWCTRL_PERIPHERAL1 6615 #define P6_1_HWCTRL_EBU_A17 XMC_GPIO_HWCTRL_PERIPHERAL2 6616 #define P6_2_HWCTRL_DB_ETM_TRACEDATA2 XMC_GPIO_HWCTRL_PERIPHERAL1 6617 #define P6_2_HWCTRL_EBU_A18 XMC_GPIO_HWCTRL_PERIPHERAL2 6618 #define P6_4_HWCTRL_EBU_SDCLKO XMC_GPIO_HWCTRL_PERIPHERAL1 6619 #define P6_4_HWCTRL_EBU_A19 XMC_GPIO_HWCTRL_PERIPHERAL2 6620 #define P6_5_HWCTRL_DB_ETM_TRACEDATA1 XMC_GPIO_HWCTRL_PERIPHERAL1 6621 #define P6_5_HWCTRL_EBU_BC2 XMC_GPIO_HWCTRL_PERIPHERAL2 6622 #define P6_6_HWCTRL_DB_ETM_TRACEDATA0 XMC_GPIO_HWCTRL_PERIPHERAL1 6623 #define P6_6_HWCTRL_EBU_BC3 XMC_GPIO_HWCTRL_PERIPHERAL2 6624 #define P7_0_HWCTRL_EBU_A19 XMC_GPIO_HWCTRL_PERIPHERAL1 6625 #define P7_1_HWCTRL_EBU_A20 XMC_GPIO_HWCTRL_PERIPHERAL1 6626 #define P7_2_HWCTRL_EBU_A21 XMC_GPIO_HWCTRL_PERIPHERAL1 6627 #define P7_3_HWCTRL_EBU_A22 XMC_GPIO_HWCTRL_PERIPHERAL1 6628 #define P7_8_HWCTRL_DB_ETM_TRACECLK XMC_GPIO_HWCTRL_PERIPHERAL1 6629 #define P8_0_HWCTRL_DB_ETM_TRACEDATA0 XMC_GPIO_HWCTRL_PERIPHERAL1 6630 #define P8_1_HWCTRL_DB_ETM_TRACEDATA1 XMC_GPIO_HWCTRL_PERIPHERAL1 6631 #define P8_2_HWCTRL_DB_ETM_TRACEDATA2 XMC_GPIO_HWCTRL_PERIPHERAL1 6632 #define P8_3_HWCTRL_DB_ETM_TRACEDATA3 XMC_GPIO_HWCTRL_PERIPHERAL1 6633 #define P9_7_HWCTRL_ECAT0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 6634 #endif 6635 6636 6637 #if (UC_DEVICE == XMC4800) && (UC_PACKAGE == LQFP100) 6638 #define P0_0 XMC_GPIO_PORT0, 0 6639 #define P0_1 XMC_GPIO_PORT0, 1 6640 #define P0_2 XMC_GPIO_PORT0, 2 6641 #define P0_3 XMC_GPIO_PORT0, 3 6642 #define P0_4 XMC_GPIO_PORT0, 4 6643 #define P0_5 XMC_GPIO_PORT0, 5 6644 #define P0_6 XMC_GPIO_PORT0, 6 6645 #define P0_7 XMC_GPIO_PORT0, 7 6646 #define P0_8 XMC_GPIO_PORT0, 8 6647 #define P0_9 XMC_GPIO_PORT0, 9 6648 #define P0_10 XMC_GPIO_PORT0, 10 6649 #define P0_11 XMC_GPIO_PORT0, 11 6650 #define P0_12 XMC_GPIO_PORT0, 12 6651 #define P1_0 XMC_GPIO_PORT1, 0 6652 #define P1_1 XMC_GPIO_PORT1, 1 6653 #define P1_2 XMC_GPIO_PORT1, 2 6654 #define P1_3 XMC_GPIO_PORT1, 3 6655 #define P1_4 XMC_GPIO_PORT1, 4 6656 #define P1_5 XMC_GPIO_PORT1, 5 6657 #define P1_6 XMC_GPIO_PORT1, 6 6658 #define P1_7 XMC_GPIO_PORT1, 7 6659 #define P1_8 XMC_GPIO_PORT1, 8 6660 #define P1_9 XMC_GPIO_PORT1, 9 6661 #define P1_10 XMC_GPIO_PORT1, 10 6662 #define P1_11 XMC_GPIO_PORT1, 11 6663 #define P1_12 XMC_GPIO_PORT1, 12 6664 #define P1_13 XMC_GPIO_PORT1, 13 6665 #define P1_14 XMC_GPIO_PORT1, 14 6666 #define P1_15 XMC_GPIO_PORT1, 15 6667 #define P2_0 XMC_GPIO_PORT2, 0 6668 #define P2_1 XMC_GPIO_PORT2, 1 6669 #define P2_2 XMC_GPIO_PORT2, 2 6670 #define P2_3 XMC_GPIO_PORT2, 3 6671 #define P2_4 XMC_GPIO_PORT2, 4 6672 #define P2_5 XMC_GPIO_PORT2, 5 6673 #define P2_6 XMC_GPIO_PORT2, 6 6674 #define P2_7 XMC_GPIO_PORT2, 7 6675 #define P2_8 XMC_GPIO_PORT2, 8 6676 #define P2_9 XMC_GPIO_PORT2, 9 6677 #define P2_10 XMC_GPIO_PORT2, 10 6678 #define P2_14 XMC_GPIO_PORT2, 14 6679 #define P2_15 XMC_GPIO_PORT2, 15 6680 #define P3_0 XMC_GPIO_PORT3, 0 6681 #define P3_1 XMC_GPIO_PORT3, 1 6682 #define P3_2 XMC_GPIO_PORT3, 2 6683 #define P3_3 XMC_GPIO_PORT3, 3 6684 #define P3_4 XMC_GPIO_PORT3, 4 6685 #define P3_5 XMC_GPIO_PORT3, 5 6686 #define P3_6 XMC_GPIO_PORT3, 6 6687 #define P4_0 XMC_GPIO_PORT4, 0 6688 #define P4_1 XMC_GPIO_PORT4, 1 6689 #define P5_0 XMC_GPIO_PORT5, 0 6690 #define P5_1 XMC_GPIO_PORT5, 1 6691 #define P5_2 XMC_GPIO_PORT5, 2 6692 #define P5_7 XMC_GPIO_PORT5, 7 6693 #define P14_0 XMC_GPIO_PORT14, 0 6694 #define P14_1 XMC_GPIO_PORT14, 1 6695 #define P14_2 XMC_GPIO_PORT14, 2 6696 #define P14_3 XMC_GPIO_PORT14, 3 6697 #define P14_4 XMC_GPIO_PORT14, 4 6698 #define P14_5 XMC_GPIO_PORT14, 5 6699 #define P14_6 XMC_GPIO_PORT14, 6 6700 #define P14_7 XMC_GPIO_PORT14, 7 6701 #define P14_8 XMC_GPIO_PORT14, 8 6702 #define P14_9 XMC_GPIO_PORT14, 9 6703 #define P14_12 XMC_GPIO_PORT14, 12 6704 #define P14_13 XMC_GPIO_PORT14, 13 6705 #define P14_14 XMC_GPIO_PORT14, 14 6706 #define P14_15 XMC_GPIO_PORT14, 15 6707 #define P15_2 XMC_GPIO_PORT15, 2 6708 #define P15_3 XMC_GPIO_PORT15, 3 6709 #define P15_8 XMC_GPIO_PORT15, 8 6710 #define P15_9 XMC_GPIO_PORT15, 9 6711 6712 6713 /* Alternate Output Function */ 6714 #define P0_0_AF_ECAT0_PHY_RESET XMC_GPIO_MODE_OUTPUT_ALT1 6715 #define P0_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 6716 #define P0_0_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 6717 #define P0_0_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 6718 #define P0_1_AF_USB_DRIVEVBUS XMC_GPIO_MODE_OUTPUT_ALT1 6719 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6720 #define P0_1_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 6721 #define P0_1_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 6722 #define P0_2_AF_ECAT0_P1_TXD2 XMC_GPIO_MODE_OUTPUT_ALT1 6723 #define P0_2_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 6724 #define P0_2_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 6725 #define P0_3_AF_ECAT0_P1_TXD3 XMC_GPIO_MODE_OUTPUT_ALT1 6726 #define P0_3_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 6727 #define P0_4_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 6728 #define P0_4_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 6729 #define P0_5_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 6730 #define P0_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6731 #define P0_5_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 6732 #define P0_6_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 6733 #define P0_6_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 6734 #define P0_6_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT3 6735 #define P0_7_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 6736 #define P0_7_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 6737 #define P0_7_AF_ECAT0_LED_ERR XMC_GPIO_MODE_OUTPUT_ALT3 6738 #define P0_8_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 6739 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 6740 #define P0_8_AF_ECAT0_LED_RUN XMC_GPIO_MODE_OUTPUT_ALT3 6741 #define P0_9_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 6742 #define P0_9_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT3 6743 #define P0_9_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 6744 #define P0_10_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 6745 #define P0_10_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 6746 #define P0_10_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 6747 #define P0_10_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 6748 #define P0_11_AF_ECAT0_P1_LED_LINK_ACT XMC_GPIO_MODE_OUTPUT_ALT1 6749 #define P0_11_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 6750 #define P0_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT3 6751 #define P0_12_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 6752 #define P0_12_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 6753 #define P1_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT1 6754 #define P1_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 6755 #define P1_0_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 6756 #define P1_0_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 6757 #define P1_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT1 6758 #define P1_1_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 6759 #define P1_1_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 6760 #define P1_1_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 6761 #define P1_2_AF_ECAT0_P0_TXD3 XMC_GPIO_MODE_OUTPUT_ALT1 6762 #define P1_2_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 6763 #define P1_2_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 6764 #define P1_3_AF_ECAT0_P0_TX_ENA XMC_GPIO_MODE_OUTPUT_ALT1 6765 #define P1_3_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 6766 #define P1_3_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 6767 #define P1_3_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 6768 #define P1_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 6769 #define P1_4_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 6770 #define P1_4_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 6771 #define P1_4_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT4 6772 #define P1_5_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT1 6773 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6774 #define P1_5_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 6775 #define P1_5_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT4 6776 #define P1_6_AF_ECAT0_P0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 6777 #define P1_6_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 6778 #define P1_7_AF_ECAT0_P0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 6779 #define P1_7_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6780 #define P1_7_AF_DSD_MCLK2 XMC_GPIO_MODE_OUTPUT_ALT3 6781 #define P1_7_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT4 6782 #define P1_8_AF_ECAT0_P0_TXD2 XMC_GPIO_MODE_OUTPUT_ALT1 6783 #define P1_8_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 6784 #define P1_8_AF_DSD_MCLK1 XMC_GPIO_MODE_OUTPUT_ALT3 6785 #define P1_8_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 6786 #define P1_9_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 6787 #define P1_9_AF_CAN_N2_TXD XMC_GPIO_MODE_OUTPUT_ALT2 6788 #define P1_9_AF_DSD_MCLK0 XMC_GPIO_MODE_OUTPUT_ALT3 6789 #define P1_9_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 6790 #define P1_10_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 6791 #define P1_10_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 6792 #define P1_10_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 6793 #define P1_10_AF_ECAT0_LED_ERR XMC_GPIO_MODE_OUTPUT_ALT4 6794 #define P1_11_AF_ECAT0_LED_STATE_RUN XMC_GPIO_MODE_OUTPUT_ALT1 6795 #define P1_11_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 6796 #define P1_11_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 6797 #define P1_11_AF_ECAT0_LED_RUN XMC_GPIO_MODE_OUTPUT_ALT4 6798 #define P1_12_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 6799 #define P1_12_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 6800 #define P1_12_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 6801 #define P1_12_AF_ECAT0_P0_LED_LINK_ACT XMC_GPIO_MODE_OUTPUT_ALT4 6802 #define P1_13_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 6803 #define P1_13_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 6804 #define P1_13_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 6805 #define P1_13_AF_ECAT0_PHY_CLK25 XMC_GPIO_MODE_OUTPUT_ALT4 6806 #define P1_14_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 6807 #define P1_14_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 6808 #define P1_14_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 6809 #define P1_14_AF_ECAT0_SYNC0 XMC_GPIO_MODE_OUTPUT_ALT4 6810 #define P1_15_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 6811 #define P1_15_AF_DSD_MCLK2 XMC_GPIO_MODE_OUTPUT_ALT2 6812 #define P1_15_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 6813 #define P1_15_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 6814 #define P2_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT1 6815 #define P2_0_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT2 6816 #define P2_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT3 6817 #define P2_0_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 6818 #define P2_1_AF_CAN_N5_TXD XMC_GPIO_MODE_OUTPUT_ALT1 6819 #define P2_1_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT2 6820 #define P2_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT3 6821 #define P2_1_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 6822 #define P2_2_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 6823 #define P2_2_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT2 6824 #define P2_2_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 6825 #define P2_2_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT4 6826 #define P2_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 6827 #define P2_3_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 6828 #define P2_3_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 6829 #define P2_3_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT4 6830 #define P2_4_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 6831 #define P2_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 6832 #define P2_4_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 6833 #define P2_4_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT4 6834 #define P2_5_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 6835 #define P2_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6836 #define P2_5_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 6837 #define P2_5_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT4 6838 #define P2_6_AF_U2C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT1 6839 #define P2_6_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT2 6840 #define P2_6_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT3 6841 #define P2_6_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 6842 #define P2_7_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 6843 #define P2_7_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 6844 #define P2_7_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT3 6845 #define P2_7_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 6846 #define P2_8_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 6847 #define P2_8_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT2 6848 #define P2_8_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 6849 #define P2_8_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT4 6850 #define P2_9_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 6851 #define P2_9_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT2 6852 #define P2_9_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 6853 #define P2_9_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT4 6854 #define P2_10_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT1 6855 #define P2_10_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6856 #define P2_10_AF_ECAT0_PHY_RESET XMC_GPIO_MODE_OUTPUT_ALT3 6857 #define P2_10_AF_ECAT0_SYNC1 XMC_GPIO_MODE_OUTPUT_ALT4 6858 #define P2_11_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 6859 #define P2_14_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT1 6860 #define P2_14_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6861 #define P2_14_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 6862 #define P2_14_AF_CAN_N4_TXD XMC_GPIO_MODE_OUTPUT_ALT4 6863 #define P2_15_AF_VADC_EMUX12 XMC_GPIO_MODE_OUTPUT_ALT1 6864 #define P2_15_AF_ECAT0_P1_TXD3 XMC_GPIO_MODE_OUTPUT_ALT2 6865 #define P2_15_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 6866 #define P2_15_AF_LEDTS0_LINE6 XMC_GPIO_MODE_OUTPUT_ALT4 6867 #define P3_0_AF_U2C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 6868 #define P3_0_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 6869 #define P3_0_AF_CCU42_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 6870 #define P3_0_AF_ECAT0_P1_TX_ENA XMC_GPIO_MODE_OUTPUT_ALT4 6871 #define P3_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 6872 #define P3_1_AF_ECAT0_P1_TXD0 XMC_GPIO_MODE_OUTPUT_ALT3 6873 #define P3_2_AF_USB_DRIVEVBUS XMC_GPIO_MODE_OUTPUT_ALT1 6874 #define P3_2_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 6875 #define P3_2_AF_ECAT0_P1_TXD1 XMC_GPIO_MODE_OUTPUT_ALT3 6876 #define P3_2_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT4 6877 #define P3_3_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 6878 #define P3_3_AF_CCU42_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 6879 #define P3_3_AF_ECAT0_MCLK XMC_GPIO_MODE_OUTPUT_ALT4 6880 #define P3_4_AF_U2C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 6881 #define P3_4_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 6882 #define P3_4_AF_CCU42_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 6883 #define P3_4_AF_DSD_MCLK3 XMC_GPIO_MODE_OUTPUT_ALT4 6884 #define P3_5_AF_U2C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 6885 #define P3_5_AF_U1C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 6886 #define P3_5_AF_CCU42_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 6887 #define P3_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 6888 #define P3_6_AF_U2C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 6889 #define P3_6_AF_U1C1_SELO4 XMC_GPIO_MODE_OUTPUT_ALT2 6890 #define P3_6_AF_CCU42_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 6891 #define P3_6_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 6892 #define P4_0_AF_CAN_N3_TXD XMC_GPIO_MODE_OUTPUT_ALT1 6893 #define P4_0_AF_ECAT0_PHY_CLK25 XMC_GPIO_MODE_OUTPUT_ALT2 6894 #define P4_0_AF_DSD_MCLK1 XMC_GPIO_MODE_OUTPUT_ALT3 6895 #define P4_0_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 6896 #define P4_1_AF_U2C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 6897 #define P4_1_AF_U1C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 6898 #define P4_1_AF_DSD_MCLK0 XMC_GPIO_MODE_OUTPUT_ALT3 6899 #define P4_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT4 6900 #define P5_0_AF_U2C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 6901 #define P5_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT2 6902 #define P5_0_AF_CCU81_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 6903 #define P5_0_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 6904 #define P5_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 6905 #define P5_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT2 6906 #define P5_1_AF_CCU81_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 6907 #define P5_1_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 6908 #define P5_2_AF_U2C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 6909 #define P5_2_AF_ECAT0_P0_LED_LINK_ACT XMC_GPIO_MODE_OUTPUT_ALT2 6910 #define P5_2_AF_CCU81_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 6911 #define P5_2_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 6912 #define P5_7_AF_ECAT0_SYNC0 XMC_GPIO_MODE_OUTPUT_ALT1 6913 #define P5_7_AF_CCU81_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 6914 #define P5_7_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT4 6915 6916 /* HW control options */ 6917 #define P0_2_HWCTRL_U1C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 6918 #define P0_2_HWCTRL_EBU_AD0 XMC_GPIO_HWCTRL_PERIPHERAL2 6919 #define P0_3_HWCTRL_U1C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 6920 #define P0_3_HWCTRL_EBU_AD1 XMC_GPIO_HWCTRL_PERIPHERAL2 6921 #define P0_4_HWCTRL_U1C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 6922 #define P0_4_HWCTRL_EBU_AD2 XMC_GPIO_HWCTRL_PERIPHERAL2 6923 #define P0_5_HWCTRL_U1C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 6924 #define P0_5_HWCTRL_EBU_AD3 XMC_GPIO_HWCTRL_PERIPHERAL2 6925 #define P0_6_HWCTRL_EBU_ADV XMC_GPIO_HWCTRL_PERIPHERAL2 6926 #define P0_7_HWCTRL_EBU_AD6 XMC_GPIO_HWCTRL_PERIPHERAL2 6927 #define P0_8_HWCTRL_EBU_AD7 XMC_GPIO_HWCTRL_PERIPHERAL2 6928 #define P0_9_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 6929 #define P0_9_HWCTRL_EBU_CS1 XMC_GPIO_HWCTRL_PERIPHERAL2 6930 #define P0_11_HWCTRL_SDMMC_RESET XMC_GPIO_HWCTRL_PERIPHERAL1 6931 #define P0_11_HWCTRL_EBU_BREQ XMC_GPIO_HWCTRL_PERIPHERAL2 6932 #define P0_12_HWCTRL_ECAT0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 6933 #define P0_12_HWCTRL_EBU_HLDA_OUT XMC_GPIO_HWCTRL_PERIPHERAL2 6934 #define P1_2_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 6935 #define P1_2_HWCTRL_EBU_AD14 XMC_GPIO_HWCTRL_PERIPHERAL2 6936 #define P1_3_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 6937 #define P1_3_HWCTRL_EBU_AD15 XMC_GPIO_HWCTRL_PERIPHERAL2 6938 #define P1_4_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 6939 #define P1_5_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 6940 #define P1_6_HWCTRL_SDMMC_DATA_OUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 6941 #define P1_6_HWCTRL_EBU_AD10 XMC_GPIO_HWCTRL_PERIPHERAL2 6942 #define P1_7_HWCTRL_SDMMC_DATA_OUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 6943 #define P1_7_HWCTRL_EBU_AD11 XMC_GPIO_HWCTRL_PERIPHERAL2 6944 #define P1_8_HWCTRL_SDMMC_DATA_OUT4 XMC_GPIO_HWCTRL_PERIPHERAL1 6945 #define P1_8_HWCTRL_EBU_AD12 XMC_GPIO_HWCTRL_PERIPHERAL2 6946 #define P1_9_HWCTRL_SDMMC_DATA_OUT5 XMC_GPIO_HWCTRL_PERIPHERAL1 6947 #define P1_9_HWCTRL_EBU_AD13 XMC_GPIO_HWCTRL_PERIPHERAL2 6948 #define P1_11_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 6949 #define P1_12_HWCTRL_SDMMC_DATA_OUT6 XMC_GPIO_HWCTRL_PERIPHERAL1 6950 #define P1_12_HWCTRL_EBU_AD16 XMC_GPIO_HWCTRL_PERIPHERAL2 6951 #define P1_13_HWCTRL_SDMMC_DATA_OUT7 XMC_GPIO_HWCTRL_PERIPHERAL1 6952 #define P1_13_HWCTRL_EBU_AD17 XMC_GPIO_HWCTRL_PERIPHERAL2 6953 #define P1_14_HWCTRL_EBU_AD18 XMC_GPIO_HWCTRL_PERIPHERAL2 6954 #define P1_15_HWCTRL_EBU_AD19 XMC_GPIO_HWCTRL_PERIPHERAL2 6955 #define P2_0_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 6956 #define P2_0_HWCTRL_EBU_AD20 XMC_GPIO_HWCTRL_PERIPHERAL2 6957 #define P2_1_HWCTRL_DB_TDO_TRACESWO XMC_GPIO_HWCTRL_PERIPHERAL1 6958 #define P2_1_HWCTRL_EBU_AD21 XMC_GPIO_HWCTRL_PERIPHERAL2 6959 #define P2_2_HWCTRL_LEDTS0_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 6960 #define P2_2_HWCTRL_EBU_AD22 XMC_GPIO_HWCTRL_PERIPHERAL2 6961 #define P2_3_HWCTRL_LEDTS0_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 6962 #define P2_3_HWCTRL_EBU_AD23 XMC_GPIO_HWCTRL_PERIPHERAL2 6963 #define P2_4_HWCTRL_LEDTS0_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 6964 #define P2_4_HWCTRL_EBU_AD24 XMC_GPIO_HWCTRL_PERIPHERAL2 6965 #define P2_5_HWCTRL_LEDTS0_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 6966 #define P2_5_HWCTRL_EBU_AD25 XMC_GPIO_HWCTRL_PERIPHERAL2 6967 #define P2_6_HWCTRL_U2C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 6968 #define P2_8_HWCTRL_LEDTS0_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 6969 #define P2_8_HWCTRL_EBU_AD26 XMC_GPIO_HWCTRL_PERIPHERAL2 6970 #define P2_9_HWCTRL_LEDTS0_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 6971 #define P2_9_HWCTRL_EBU_AD27 XMC_GPIO_HWCTRL_PERIPHERAL2 6972 #define P2_10_HWCTRL_DB_ETM_TRACEDATA3 XMC_GPIO_HWCTRL_PERIPHERAL1 6973 #define P2_10_HWCTRL_EBU_AD28 XMC_GPIO_HWCTRL_PERIPHERAL2 6974 #define P2_14_HWCTRL_DB_ETM_TRACECLK XMC_GPIO_HWCTRL_PERIPHERAL1 6975 #define P2_14_HWCTRL_EBU_BC0 XMC_GPIO_HWCTRL_PERIPHERAL2 6976 #define P2_15_HWCTRL_LEDTS0_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 6977 #define P2_15_HWCTRL_EBU_BC1 XMC_GPIO_HWCTRL_PERIPHERAL2 6978 #define P3_0_HWCTRL_EBU_RD XMC_GPIO_HWCTRL_PERIPHERAL2 6979 #define P3_1_HWCTRL_EBU_RD_NWR XMC_GPIO_HWCTRL_PERIPHERAL2 6980 #define P3_2_HWCTRL_EBU_CS0 XMC_GPIO_HWCTRL_PERIPHERAL2 6981 #define P3_3_HWCTRL_SDMMC_LED XMC_GPIO_HWCTRL_PERIPHERAL1 6982 #define P3_4_HWCTRL_SDMMC_BUS_POWER XMC_GPIO_HWCTRL_PERIPHERAL1 6983 #define P3_5_HWCTRL_SDMMC_CMD_OUT XMC_GPIO_HWCTRL_PERIPHERAL1 6984 #define P3_5_HWCTRL_EBU_AD4 XMC_GPIO_HWCTRL_PERIPHERAL2 6985 #define P3_6_HWCTRL_SDMMC_CLK_OUT XMC_GPIO_HWCTRL_PERIPHERAL1 6986 #define P3_6_HWCTRL_EBU_AD5 XMC_GPIO_HWCTRL_PERIPHERAL2 6987 #define P4_0_HWCTRL_SDMMC_DATA_OUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 6988 #define P4_0_HWCTRL_EBU_AD8 XMC_GPIO_HWCTRL_PERIPHERAL2 6989 #define P4_1_HWCTRL_SDMMC_DATA_OUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 6990 #define P4_1_HWCTRL_EBU_AD9 XMC_GPIO_HWCTRL_PERIPHERAL2 6991 #define P5_0_HWCTRL_U2C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 6992 #define P5_1_HWCTRL_U2C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 6993 #define P5_7_HWCTRL_U2C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 6994 #endif 6995 6996 6997 #if (UC_DEVICE == XMC4800) && (UC_PACKAGE == LQFP144) 6998 #define P0_0 XMC_GPIO_PORT0, 0 6999 #define P0_1 XMC_GPIO_PORT0, 1 7000 #define P0_2 XMC_GPIO_PORT0, 2 7001 #define P0_3 XMC_GPIO_PORT0, 3 7002 #define P0_4 XMC_GPIO_PORT0, 4 7003 #define P0_5 XMC_GPIO_PORT0, 5 7004 #define P0_6 XMC_GPIO_PORT0, 6 7005 #define P0_7 XMC_GPIO_PORT0, 7 7006 #define P0_8 XMC_GPIO_PORT0, 8 7007 #define P0_9 XMC_GPIO_PORT0, 9 7008 #define P0_10 XMC_GPIO_PORT0, 10 7009 #define P0_11 XMC_GPIO_PORT0, 11 7010 #define P0_12 XMC_GPIO_PORT0, 12 7011 #define P0_13 XMC_GPIO_PORT0, 13 7012 #define P0_14 XMC_GPIO_PORT0, 14 7013 #define P0_15 XMC_GPIO_PORT0, 15 7014 #define P1_0 XMC_GPIO_PORT1, 0 7015 #define P1_1 XMC_GPIO_PORT1, 1 7016 #define P1_2 XMC_GPIO_PORT1, 2 7017 #define P1_3 XMC_GPIO_PORT1, 3 7018 #define P1_4 XMC_GPIO_PORT1, 4 7019 #define P1_5 XMC_GPIO_PORT1, 5 7020 #define P1_6 XMC_GPIO_PORT1, 6 7021 #define P1_7 XMC_GPIO_PORT1, 7 7022 #define P1_8 XMC_GPIO_PORT1, 8 7023 #define P1_9 XMC_GPIO_PORT1, 9 7024 #define P1_10 XMC_GPIO_PORT1, 10 7025 #define P1_11 XMC_GPIO_PORT1, 11 7026 #define P1_12 XMC_GPIO_PORT1, 12 7027 #define P1_13 XMC_GPIO_PORT1, 13 7028 #define P1_14 XMC_GPIO_PORT1, 14 7029 #define P1_15 XMC_GPIO_PORT1, 15 7030 #define P2_0 XMC_GPIO_PORT2, 0 7031 #define P2_1 XMC_GPIO_PORT2, 1 7032 #define P2_2 XMC_GPIO_PORT2, 2 7033 #define P2_3 XMC_GPIO_PORT2, 3 7034 #define P2_4 XMC_GPIO_PORT2, 4 7035 #define P2_5 XMC_GPIO_PORT2, 5 7036 #define P2_6 XMC_GPIO_PORT2, 6 7037 #define P2_7 XMC_GPIO_PORT2, 7 7038 #define P2_8 XMC_GPIO_PORT2, 8 7039 #define P2_9 XMC_GPIO_PORT2, 9 7040 #define P2_10 XMC_GPIO_PORT2, 10 7041 #define P2_11 XMC_GPIO_PORT2, 11 7042 #define P2_12 XMC_GPIO_PORT2, 12 7043 #define P2_13 XMC_GPIO_PORT2, 13 7044 #define P2_14 XMC_GPIO_PORT2, 14 7045 #define P2_15 XMC_GPIO_PORT2, 15 7046 #define P3_0 XMC_GPIO_PORT3, 0 7047 #define P3_1 XMC_GPIO_PORT3, 1 7048 #define P3_2 XMC_GPIO_PORT3, 2 7049 #define P3_3 XMC_GPIO_PORT3, 3 7050 #define P3_4 XMC_GPIO_PORT3, 4 7051 #define P3_5 XMC_GPIO_PORT3, 5 7052 #define P3_6 XMC_GPIO_PORT3, 6 7053 #define P3_7 XMC_GPIO_PORT3, 7 7054 #define P3_8 XMC_GPIO_PORT3, 8 7055 #define P3_9 XMC_GPIO_PORT3, 9 7056 #define P3_10 XMC_GPIO_PORT3, 10 7057 #define P3_11 XMC_GPIO_PORT3, 11 7058 #define P3_12 XMC_GPIO_PORT3, 12 7059 #define P3_13 XMC_GPIO_PORT3, 13 7060 #define P3_14 XMC_GPIO_PORT3, 14 7061 #define P3_15 XMC_GPIO_PORT3, 15 7062 #define P4_0 XMC_GPIO_PORT4, 0 7063 #define P4_1 XMC_GPIO_PORT4, 1 7064 #define P4_2 XMC_GPIO_PORT4, 2 7065 #define P4_3 XMC_GPIO_PORT4, 3 7066 #define P4_4 XMC_GPIO_PORT4, 4 7067 #define P4_5 XMC_GPIO_PORT4, 5 7068 #define P4_6 XMC_GPIO_PORT4, 6 7069 #define P4_7 XMC_GPIO_PORT4, 7 7070 #define P5_0 XMC_GPIO_PORT5, 0 7071 #define P5_1 XMC_GPIO_PORT5, 1 7072 #define P5_2 XMC_GPIO_PORT5, 2 7073 #define P5_3 XMC_GPIO_PORT5, 3 7074 #define P5_4 XMC_GPIO_PORT5, 4 7075 #define P5_5 XMC_GPIO_PORT5, 5 7076 #define P5_6 XMC_GPIO_PORT5, 6 7077 #define P5_7 XMC_GPIO_PORT5, 7 7078 #define P5_8 XMC_GPIO_PORT5, 8 7079 #define P5_9 XMC_GPIO_PORT5, 9 7080 #define P5_10 XMC_GPIO_PORT5, 10 7081 #define P5_11 XMC_GPIO_PORT5, 11 7082 #define P6_0 XMC_GPIO_PORT6, 0 7083 #define P6_1 XMC_GPIO_PORT6, 1 7084 #define P6_2 XMC_GPIO_PORT6, 2 7085 #define P6_3 XMC_GPIO_PORT6, 3 7086 #define P6_4 XMC_GPIO_PORT6, 4 7087 #define P6_5 XMC_GPIO_PORT6, 5 7088 #define P6_6 XMC_GPIO_PORT6, 6 7089 #define P14_0 XMC_GPIO_PORT14, 0 7090 #define P14_1 XMC_GPIO_PORT14, 1 7091 #define P14_2 XMC_GPIO_PORT14, 2 7092 #define P14_3 XMC_GPIO_PORT14, 3 7093 #define P14_4 XMC_GPIO_PORT14, 4 7094 #define P14_5 XMC_GPIO_PORT14, 5 7095 #define P14_6 XMC_GPIO_PORT14, 6 7096 #define P14_7 XMC_GPIO_PORT14, 7 7097 #define P14_8 XMC_GPIO_PORT14, 8 7098 #define P14_9 XMC_GPIO_PORT14, 9 7099 #define P14_12 XMC_GPIO_PORT14, 12 7100 #define P14_13 XMC_GPIO_PORT14, 13 7101 #define P14_14 XMC_GPIO_PORT14, 14 7102 #define P14_15 XMC_GPIO_PORT14, 15 7103 #define P15_2 XMC_GPIO_PORT15, 2 7104 #define P15_3 XMC_GPIO_PORT15, 3 7105 #define P15_4 XMC_GPIO_PORT15, 4 7106 #define P15_5 XMC_GPIO_PORT15, 5 7107 #define P15_6 XMC_GPIO_PORT15, 6 7108 #define P15_7 XMC_GPIO_PORT15, 7 7109 #define P15_8 XMC_GPIO_PORT15, 8 7110 #define P15_9 XMC_GPIO_PORT15, 9 7111 #define P15_12 XMC_GPIO_PORT15, 12 7112 #define P15_13 XMC_GPIO_PORT15, 13 7113 #define P15_14 XMC_GPIO_PORT15, 14 7114 #define P15_15 XMC_GPIO_PORT15, 15 7115 7116 7117 /* Alternate Output Function */ 7118 #define P0_0_AF_ECAT0_PHY_RESET XMC_GPIO_MODE_OUTPUT_ALT1 7119 #define P0_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 7120 #define P0_0_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 7121 #define P0_0_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 7122 #define P0_1_AF_USB_DRIVEVBUS XMC_GPIO_MODE_OUTPUT_ALT1 7123 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 7124 #define P0_1_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 7125 #define P0_1_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 7126 #define P0_2_AF_ECAT0_P1_TXD2 XMC_GPIO_MODE_OUTPUT_ALT1 7127 #define P0_2_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 7128 #define P0_2_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 7129 #define P0_3_AF_ECAT0_P1_TXD3 XMC_GPIO_MODE_OUTPUT_ALT1 7130 #define P0_3_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 7131 #define P0_4_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 7132 #define P0_4_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 7133 #define P0_5_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 7134 #define P0_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 7135 #define P0_5_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 7136 #define P0_6_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 7137 #define P0_6_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 7138 #define P0_6_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT3 7139 #define P0_7_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 7140 #define P0_7_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 7141 #define P0_7_AF_ECAT0_LED_ERR XMC_GPIO_MODE_OUTPUT_ALT3 7142 #define P0_8_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 7143 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 7144 #define P0_8_AF_ECAT0_LED_RUN XMC_GPIO_MODE_OUTPUT_ALT3 7145 #define P0_9_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 7146 #define P0_9_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT3 7147 #define P0_9_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 7148 #define P0_10_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 7149 #define P0_10_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 7150 #define P0_10_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 7151 #define P0_10_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 7152 #define P0_11_AF_ECAT0_P1_LED_LINK_ACT XMC_GPIO_MODE_OUTPUT_ALT1 7153 #define P0_11_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 7154 #define P0_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT3 7155 #define P0_12_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 7156 #define P0_12_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 7157 #define P0_13_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 7158 #define P0_13_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 7159 #define P0_14_AF_U1C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 7160 #define P0_14_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 7161 #define P0_15_AF_U1C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 7162 #define P0_15_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 7163 #define P1_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT1 7164 #define P1_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 7165 #define P1_0_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 7166 #define P1_0_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 7167 #define P1_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT1 7168 #define P1_1_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 7169 #define P1_1_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 7170 #define P1_1_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 7171 #define P1_2_AF_ECAT0_P0_TXD3 XMC_GPIO_MODE_OUTPUT_ALT1 7172 #define P1_2_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 7173 #define P1_2_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 7174 #define P1_3_AF_ECAT0_P0_TX_ENA XMC_GPIO_MODE_OUTPUT_ALT1 7175 #define P1_3_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 7176 #define P1_3_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 7177 #define P1_3_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 7178 #define P1_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 7179 #define P1_4_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 7180 #define P1_4_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 7181 #define P1_4_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT4 7182 #define P1_5_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT1 7183 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 7184 #define P1_5_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 7185 #define P1_5_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT4 7186 #define P1_6_AF_ECAT0_P0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 7187 #define P1_6_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 7188 #define P1_7_AF_ECAT0_P0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 7189 #define P1_7_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 7190 #define P1_7_AF_DSD_MCLK2 XMC_GPIO_MODE_OUTPUT_ALT3 7191 #define P1_7_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT4 7192 #define P1_8_AF_ECAT0_P0_TXD2 XMC_GPIO_MODE_OUTPUT_ALT1 7193 #define P1_8_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 7194 #define P1_8_AF_DSD_MCLK1 XMC_GPIO_MODE_OUTPUT_ALT3 7195 #define P1_8_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 7196 #define P1_9_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 7197 #define P1_9_AF_CAN_N2_TXD XMC_GPIO_MODE_OUTPUT_ALT2 7198 #define P1_9_AF_DSD_MCLK0 XMC_GPIO_MODE_OUTPUT_ALT3 7199 #define P1_9_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 7200 #define P1_10_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 7201 #define P1_10_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 7202 #define P1_10_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 7203 #define P1_10_AF_ECAT0_LED_ERR XMC_GPIO_MODE_OUTPUT_ALT4 7204 #define P1_11_AF_ECAT0_LED_STATE_RUN XMC_GPIO_MODE_OUTPUT_ALT1 7205 #define P1_11_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 7206 #define P1_11_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 7207 #define P1_11_AF_ECAT0_LED_RUN XMC_GPIO_MODE_OUTPUT_ALT4 7208 #define P1_12_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 7209 #define P1_12_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 7210 #define P1_12_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 7211 #define P1_12_AF_ECAT0_P0_LED_LINK_ACT XMC_GPIO_MODE_OUTPUT_ALT4 7212 #define P1_13_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 7213 #define P1_13_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 7214 #define P1_13_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 7215 #define P1_13_AF_ECAT0_PHY_CLK25 XMC_GPIO_MODE_OUTPUT_ALT4 7216 #define P1_14_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 7217 #define P1_14_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 7218 #define P1_14_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 7219 #define P1_14_AF_ECAT0_SYNC0 XMC_GPIO_MODE_OUTPUT_ALT4 7220 #define P1_15_AF_SCU_EXTCLK XMC_GPIO_MODE_OUTPUT_ALT1 7221 #define P1_15_AF_DSD_MCLK2 XMC_GPIO_MODE_OUTPUT_ALT2 7222 #define P1_15_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 7223 #define P1_15_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 7224 #define P2_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT1 7225 #define P2_0_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT2 7226 #define P2_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT3 7227 #define P2_0_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 7228 #define P2_1_AF_CAN_N5_TXD XMC_GPIO_MODE_OUTPUT_ALT1 7229 #define P2_1_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT2 7230 #define P2_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT3 7231 #define P2_1_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 7232 #define P2_2_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 7233 #define P2_2_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT2 7234 #define P2_2_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 7235 #define P2_2_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT4 7236 #define P2_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 7237 #define P2_3_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 7238 #define P2_3_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 7239 #define P2_3_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT4 7240 #define P2_4_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 7241 #define P2_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 7242 #define P2_4_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 7243 #define P2_4_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT4 7244 #define P2_5_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT1 7245 #define P2_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 7246 #define P2_5_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 7247 #define P2_5_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT4 7248 #define P2_6_AF_U2C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT1 7249 #define P2_6_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT2 7250 #define P2_6_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT3 7251 #define P2_6_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 7252 #define P2_7_AF_ETH0_MDC XMC_GPIO_MODE_OUTPUT_ALT1 7253 #define P2_7_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 7254 #define P2_7_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT3 7255 #define P2_7_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 7256 #define P2_8_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT1 7257 #define P2_8_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT2 7258 #define P2_8_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 7259 #define P2_8_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT4 7260 #define P2_9_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT1 7261 #define P2_9_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT2 7262 #define P2_9_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 7263 #define P2_9_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT4 7264 #define P2_10_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT1 7265 #define P2_10_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 7266 #define P2_10_AF_ECAT0_PHY_RESET XMC_GPIO_MODE_OUTPUT_ALT3 7267 #define P2_10_AF_ECAT0_SYNC1 XMC_GPIO_MODE_OUTPUT_ALT4 7268 #define P2_11_AF_ETH0_TXER XMC_GPIO_MODE_OUTPUT_ALT1 7269 #define P2_11_AF_ECAT0_P1_TXD0 XMC_GPIO_MODE_OUTPUT_ALT2 7270 #define P2_11_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 7271 #define P2_12_AF_ETH0_TXD2 XMC_GPIO_MODE_OUTPUT_ALT1 7272 #define P2_12_AF_ECAT0_P1_TXD1 XMC_GPIO_MODE_OUTPUT_ALT2 7273 #define P2_12_AF_CCU81_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 7274 #define P2_12_AF_ETH0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT4 7275 #define P2_13_AF_ETH0_TXD3 XMC_GPIO_MODE_OUTPUT_ALT1 7276 #define P2_13_AF_ECAT0_P1_TXD2 XMC_GPIO_MODE_OUTPUT_ALT2 7277 #define P2_13_AF_ETH0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT4 7278 #define P2_14_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT1 7279 #define P2_14_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 7280 #define P2_14_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 7281 #define P2_14_AF_CAN_N4_TXD XMC_GPIO_MODE_OUTPUT_ALT4 7282 #define P2_15_AF_VADC_EMUX12 XMC_GPIO_MODE_OUTPUT_ALT1 7283 #define P2_15_AF_ECAT0_P1_TXD3 XMC_GPIO_MODE_OUTPUT_ALT2 7284 #define P2_15_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 7285 #define P2_15_AF_LEDTS0_LINE6 XMC_GPIO_MODE_OUTPUT_ALT4 7286 #define P3_0_AF_U2C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 7287 #define P3_0_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 7288 #define P3_0_AF_CCU42_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 7289 #define P3_0_AF_ECAT0_P1_TX_ENA XMC_GPIO_MODE_OUTPUT_ALT4 7290 #define P3_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 7291 #define P3_1_AF_ECAT0_P1_TXD0 XMC_GPIO_MODE_OUTPUT_ALT3 7292 #define P3_2_AF_USB_DRIVEVBUS XMC_GPIO_MODE_OUTPUT_ALT1 7293 #define P3_2_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 7294 #define P3_2_AF_ECAT0_P1_TXD1 XMC_GPIO_MODE_OUTPUT_ALT3 7295 #define P3_2_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT4 7296 #define P3_3_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 7297 #define P3_3_AF_CCU42_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 7298 #define P3_3_AF_ECAT0_MCLK XMC_GPIO_MODE_OUTPUT_ALT4 7299 #define P3_4_AF_U2C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 7300 #define P3_4_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 7301 #define P3_4_AF_CCU42_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 7302 #define P3_4_AF_DSD_MCLK3 XMC_GPIO_MODE_OUTPUT_ALT4 7303 #define P3_5_AF_U2C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 7304 #define P3_5_AF_U1C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 7305 #define P3_5_AF_CCU42_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 7306 #define P3_5_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 7307 #define P3_6_AF_U2C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 7308 #define P3_6_AF_U1C1_SELO4 XMC_GPIO_MODE_OUTPUT_ALT2 7309 #define P3_6_AF_CCU42_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 7310 #define P3_6_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 7311 #define P3_7_AF_ECAT0_SYNC0 XMC_GPIO_MODE_OUTPUT_ALT1 7312 #define P3_7_AF_CAN_N2_TXD XMC_GPIO_MODE_OUTPUT_ALT2 7313 #define P3_7_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 7314 #define P3_7_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT4 7315 #define P3_8_AF_U2C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 7316 #define P3_8_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 7317 #define P3_8_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 7318 #define P3_8_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT4 7319 #define P3_9_AF_U2C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 7320 #define P3_9_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT2 7321 #define P3_9_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 7322 #define P3_9_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT4 7323 #define P3_10_AF_U2C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 7324 #define P3_10_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT2 7325 #define P3_10_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 7326 #define P3_10_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT4 7327 #define P3_11_AF_U2C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 7328 #define P3_11_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 7329 #define P3_11_AF_CCU42_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 7330 #define P3_11_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT4 7331 #define P3_12_AF_ECAT0_P1_LED_LINK_ACT XMC_GPIO_MODE_OUTPUT_ALT1 7332 #define P3_12_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 7333 #define P3_12_AF_CCU42_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 7334 #define P3_12_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT4 7335 #define P3_13_AF_U2C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 7336 #define P3_13_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 7337 #define P3_13_AF_CCU42_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 7338 #define P3_13_AF_LEDTS0_LINE6 XMC_GPIO_MODE_OUTPUT_ALT4 7339 #define P3_14_AF_U1C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 7340 #define P3_15_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 7341 #define P4_0_AF_CAN_N3_TXD XMC_GPIO_MODE_OUTPUT_ALT1 7342 #define P4_0_AF_ECAT0_PHY_CLK25 XMC_GPIO_MODE_OUTPUT_ALT2 7343 #define P4_0_AF_DSD_MCLK1 XMC_GPIO_MODE_OUTPUT_ALT3 7344 #define P4_0_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 7345 #define P4_1_AF_U2C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 7346 #define P4_1_AF_U1C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 7347 #define P4_1_AF_DSD_MCLK0 XMC_GPIO_MODE_OUTPUT_ALT3 7348 #define P4_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT4 7349 #define P4_2_AF_U2C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT1 7350 #define P4_2_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 7351 #define P4_2_AF_U2C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 7352 #define P4_3_AF_U2C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT1 7353 #define P4_3_AF_U0C0_SELO5 XMC_GPIO_MODE_OUTPUT_ALT2 7354 #define P4_3_AF_CCU43_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 7355 #define P4_3_AF_ECAT0_MCLK XMC_GPIO_MODE_OUTPUT_ALT4 7356 #define P4_4_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT2 7357 #define P4_4_AF_CCU43_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 7358 #define P4_5_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT2 7359 #define P4_5_AF_CCU43_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 7360 #define P4_6_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT2 7361 #define P4_6_AF_CCU43_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 7362 #define P4_7_AF_U2C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 7363 #define P4_7_AF_CAN_N2_TXD XMC_GPIO_MODE_OUTPUT_ALT2 7364 #define P5_0_AF_U2C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 7365 #define P5_0_AF_DSD_CGPWMN XMC_GPIO_MODE_OUTPUT_ALT2 7366 #define P5_0_AF_CCU81_OUT33 XMC_GPIO_MODE_OUTPUT_ALT3 7367 #define P5_0_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 7368 #define P5_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 7369 #define P5_1_AF_DSD_CGPWMP XMC_GPIO_MODE_OUTPUT_ALT2 7370 #define P5_1_AF_CCU81_OUT32 XMC_GPIO_MODE_OUTPUT_ALT3 7371 #define P5_1_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 7372 #define P5_2_AF_U2C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT1 7373 #define P5_2_AF_ECAT0_P0_LED_LINK_ACT XMC_GPIO_MODE_OUTPUT_ALT2 7374 #define P5_2_AF_CCU81_OUT23 XMC_GPIO_MODE_OUTPUT_ALT3 7375 #define P5_2_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 7376 #define P5_3_AF_U2C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT1 7377 #define P5_3_AF_CCU81_OUT22 XMC_GPIO_MODE_OUTPUT_ALT3 7378 #define P5_3_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 7379 #define P5_4_AF_U2C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT1 7380 #define P5_4_AF_CCU81_OUT13 XMC_GPIO_MODE_OUTPUT_ALT3 7381 #define P5_5_AF_U2C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT1 7382 #define P5_5_AF_CCU81_OUT12 XMC_GPIO_MODE_OUTPUT_ALT3 7383 #define P5_6_AF_U2C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT1 7384 #define P5_6_AF_CCU81_OUT03 XMC_GPIO_MODE_OUTPUT_ALT3 7385 #define P5_7_AF_ECAT0_SYNC0 XMC_GPIO_MODE_OUTPUT_ALT1 7386 #define P5_7_AF_CCU81_OUT02 XMC_GPIO_MODE_OUTPUT_ALT3 7387 #define P5_7_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT4 7388 #define P5_8_AF_ECAT0_P1_TX_ENA XMC_GPIO_MODE_OUTPUT_ALT1 7389 #define P5_8_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 7390 #define P5_8_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT3 7391 #define P5_8_AF_CAN_N4_TXD XMC_GPIO_MODE_OUTPUT_ALT4 7392 #define P5_9_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 7393 #define P5_9_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 7394 #define P5_9_AF_ETH0_TX_EN XMC_GPIO_MODE_OUTPUT_ALT4 7395 #define P5_10_AF_U1C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 7396 #define P5_10_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 7397 #define P5_10_AF_LEDTS0_LINE7 XMC_GPIO_MODE_OUTPUT_ALT4 7398 #define P5_11_AF_U1C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 7399 #define P5_11_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT3 7400 #define P5_11_AF_CAN_N5_TXD XMC_GPIO_MODE_OUTPUT_ALT4 7401 #define P6_0_AF_ETH0_TXD2 XMC_GPIO_MODE_OUTPUT_ALT1 7402 #define P6_0_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT2 7403 #define P6_0_AF_CCU81_OUT31 XMC_GPIO_MODE_OUTPUT_ALT3 7404 #define P6_0_AF_ECAT0_PHY_CLK25 XMC_GPIO_MODE_OUTPUT_ALT4 7405 #define P6_1_AF_ETH0_TXD3 XMC_GPIO_MODE_OUTPUT_ALT1 7406 #define P6_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT2 7407 #define P6_1_AF_CCU81_OUT30 XMC_GPIO_MODE_OUTPUT_ALT3 7408 #define P6_1_AF_ECAT0_P0_TX_ENA XMC_GPIO_MODE_OUTPUT_ALT4 7409 #define P6_2_AF_ETH0_TXER XMC_GPIO_MODE_OUTPUT_ALT1 7410 #define P6_2_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 7411 #define P6_2_AF_CCU43_OUT3 XMC_GPIO_MODE_OUTPUT_ALT3 7412 #define P6_2_AF_ECAT0_P0_TXD0 XMC_GPIO_MODE_OUTPUT_ALT4 7413 #define P6_3_AF_CCU43_OUT2 XMC_GPIO_MODE_OUTPUT_ALT3 7414 #define P6_3_AF_ECAT0_P0_LED_LINK_ACT XMC_GPIO_MODE_OUTPUT_ALT4 7415 #define P6_4_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 7416 #define P6_4_AF_CCU43_OUT1 XMC_GPIO_MODE_OUTPUT_ALT3 7417 #define P6_4_AF_ECAT0_P0_TXD1 XMC_GPIO_MODE_OUTPUT_ALT4 7418 #define P6_5_AF_CAN_N3_TXD XMC_GPIO_MODE_OUTPUT_ALT1 7419 #define P6_5_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 7420 #define P6_5_AF_CCU43_OUT0 XMC_GPIO_MODE_OUTPUT_ALT3 7421 #define P6_5_AF_ECAT0_P0_TXD2 XMC_GPIO_MODE_OUTPUT_ALT4 7422 #define P6_6_AF_U2C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 7423 #define P6_6_AF_DSD_MCLK3 XMC_GPIO_MODE_OUTPUT_ALT3 7424 #define P6_6_AF_ECAT0_P0_TXD3 XMC_GPIO_MODE_OUTPUT_ALT4 7425 7426 /* HW control options */ 7427 #define P0_2_HWCTRL_U1C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 7428 #define P0_2_HWCTRL_EBU_AD0 XMC_GPIO_HWCTRL_PERIPHERAL2 7429 #define P0_3_HWCTRL_U1C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 7430 #define P0_3_HWCTRL_EBU_AD1 XMC_GPIO_HWCTRL_PERIPHERAL2 7431 #define P0_4_HWCTRL_U1C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 7432 #define P0_4_HWCTRL_EBU_AD2 XMC_GPIO_HWCTRL_PERIPHERAL2 7433 #define P0_5_HWCTRL_U1C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 7434 #define P0_5_HWCTRL_EBU_AD3 XMC_GPIO_HWCTRL_PERIPHERAL2 7435 #define P0_6_HWCTRL_EBU_ADV XMC_GPIO_HWCTRL_PERIPHERAL2 7436 #define P0_7_HWCTRL_EBU_AD6 XMC_GPIO_HWCTRL_PERIPHERAL2 7437 #define P0_8_HWCTRL_EBU_AD7 XMC_GPIO_HWCTRL_PERIPHERAL2 7438 #define P0_9_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 7439 #define P0_9_HWCTRL_EBU_CS1 XMC_GPIO_HWCTRL_PERIPHERAL2 7440 #define P0_11_HWCTRL_SDMMC_RESET XMC_GPIO_HWCTRL_PERIPHERAL1 7441 #define P0_11_HWCTRL_EBU_BREQ XMC_GPIO_HWCTRL_PERIPHERAL2 7442 #define P0_12_HWCTRL_ECAT0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 7443 #define P0_12_HWCTRL_EBU_HLDA_OUT XMC_GPIO_HWCTRL_PERIPHERAL2 7444 #define P0_14_HWCTRL_U1C1_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 7445 #define P0_15_HWCTRL_U1C1_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 7446 #define P1_2_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 7447 #define P1_2_HWCTRL_EBU_AD14 XMC_GPIO_HWCTRL_PERIPHERAL2 7448 #define P1_3_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 7449 #define P1_3_HWCTRL_EBU_AD15 XMC_GPIO_HWCTRL_PERIPHERAL2 7450 #define P1_4_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 7451 #define P1_5_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 7452 #define P1_6_HWCTRL_SDMMC_DATA_OUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 7453 #define P1_6_HWCTRL_EBU_AD10 XMC_GPIO_HWCTRL_PERIPHERAL2 7454 #define P1_7_HWCTRL_SDMMC_DATA_OUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 7455 #define P1_7_HWCTRL_EBU_AD11 XMC_GPIO_HWCTRL_PERIPHERAL2 7456 #define P1_8_HWCTRL_SDMMC_DATA_OUT4 XMC_GPIO_HWCTRL_PERIPHERAL1 7457 #define P1_8_HWCTRL_EBU_AD12 XMC_GPIO_HWCTRL_PERIPHERAL2 7458 #define P1_9_HWCTRL_SDMMC_DATA_OUT5 XMC_GPIO_HWCTRL_PERIPHERAL1 7459 #define P1_9_HWCTRL_EBU_AD13 XMC_GPIO_HWCTRL_PERIPHERAL2 7460 #define P1_11_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 7461 #define P1_12_HWCTRL_SDMMC_DATA_OUT6 XMC_GPIO_HWCTRL_PERIPHERAL1 7462 #define P1_12_HWCTRL_EBU_AD16 XMC_GPIO_HWCTRL_PERIPHERAL2 7463 #define P1_13_HWCTRL_SDMMC_DATA_OUT7 XMC_GPIO_HWCTRL_PERIPHERAL1 7464 #define P1_13_HWCTRL_EBU_AD17 XMC_GPIO_HWCTRL_PERIPHERAL2 7465 #define P1_14_HWCTRL_EBU_AD18 XMC_GPIO_HWCTRL_PERIPHERAL2 7466 #define P1_15_HWCTRL_EBU_AD19 XMC_GPIO_HWCTRL_PERIPHERAL2 7467 #define P2_0_HWCTRL_ETH0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 7468 #define P2_0_HWCTRL_EBU_AD20 XMC_GPIO_HWCTRL_PERIPHERAL2 7469 #define P2_1_HWCTRL_DB_TDO_TRACESWO XMC_GPIO_HWCTRL_PERIPHERAL1 7470 #define P2_1_HWCTRL_EBU_AD21 XMC_GPIO_HWCTRL_PERIPHERAL2 7471 #define P2_2_HWCTRL_LEDTS0_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 7472 #define P2_2_HWCTRL_EBU_AD22 XMC_GPIO_HWCTRL_PERIPHERAL2 7473 #define P2_3_HWCTRL_LEDTS0_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 7474 #define P2_3_HWCTRL_EBU_AD23 XMC_GPIO_HWCTRL_PERIPHERAL2 7475 #define P2_4_HWCTRL_LEDTS0_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 7476 #define P2_4_HWCTRL_EBU_AD24 XMC_GPIO_HWCTRL_PERIPHERAL2 7477 #define P2_5_HWCTRL_LEDTS0_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 7478 #define P2_5_HWCTRL_EBU_AD25 XMC_GPIO_HWCTRL_PERIPHERAL2 7479 #define P2_6_HWCTRL_U2C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 7480 #define P2_8_HWCTRL_LEDTS0_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 7481 #define P2_8_HWCTRL_EBU_AD26 XMC_GPIO_HWCTRL_PERIPHERAL2 7482 #define P2_9_HWCTRL_LEDTS0_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 7483 #define P2_9_HWCTRL_EBU_AD27 XMC_GPIO_HWCTRL_PERIPHERAL2 7484 #define P2_10_HWCTRL_DB_ETM_TRACEDATA3 XMC_GPIO_HWCTRL_PERIPHERAL1 7485 #define P2_10_HWCTRL_EBU_AD28 XMC_GPIO_HWCTRL_PERIPHERAL2 7486 #define P2_11_HWCTRL_DB_ETM_TRACEDATA2 XMC_GPIO_HWCTRL_PERIPHERAL1 7487 #define P2_11_HWCTRL_EBU_AD29 XMC_GPIO_HWCTRL_PERIPHERAL2 7488 #define P2_12_HWCTRL_DB_ETM_TRACEDATA1 XMC_GPIO_HWCTRL_PERIPHERAL1 7489 #define P2_12_HWCTRL_EBU_AD30 XMC_GPIO_HWCTRL_PERIPHERAL2 7490 #define P2_13_HWCTRL_DB_ETM_TRACEDATA0 XMC_GPIO_HWCTRL_PERIPHERAL1 7491 #define P2_13_HWCTRL_EBU_AD31 XMC_GPIO_HWCTRL_PERIPHERAL2 7492 #define P2_14_HWCTRL_DB_ETM_TRACECLK XMC_GPIO_HWCTRL_PERIPHERAL1 7493 #define P2_14_HWCTRL_EBU_BC0 XMC_GPIO_HWCTRL_PERIPHERAL2 7494 #define P2_15_HWCTRL_LEDTS0_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 7495 #define P2_15_HWCTRL_EBU_BC1 XMC_GPIO_HWCTRL_PERIPHERAL2 7496 #define P3_0_HWCTRL_EBU_RD XMC_GPIO_HWCTRL_PERIPHERAL2 7497 #define P3_1_HWCTRL_EBU_RD_NWR XMC_GPIO_HWCTRL_PERIPHERAL2 7498 #define P3_2_HWCTRL_EBU_CS0 XMC_GPIO_HWCTRL_PERIPHERAL2 7499 #define P3_3_HWCTRL_SDMMC_LED XMC_GPIO_HWCTRL_PERIPHERAL1 7500 #define P3_4_HWCTRL_SDMMC_BUS_POWER XMC_GPIO_HWCTRL_PERIPHERAL1 7501 #define P3_5_HWCTRL_SDMMC_CMD_OUT XMC_GPIO_HWCTRL_PERIPHERAL1 7502 #define P3_5_HWCTRL_EBU_AD4 XMC_GPIO_HWCTRL_PERIPHERAL2 7503 #define P3_6_HWCTRL_SDMMC_CLK_OUT XMC_GPIO_HWCTRL_PERIPHERAL1 7504 #define P3_6_HWCTRL_EBU_AD5 XMC_GPIO_HWCTRL_PERIPHERAL2 7505 #define P3_10_HWCTRL_U0C1_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 7506 #define P3_11_HWCTRL_U0C1_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 7507 #define P3_12_HWCTRL_U0C1_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 7508 #define P3_13_HWCTRL_U0C1_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 7509 #define P3_14_HWCTRL_U1C1_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 7510 #define P3_15_HWCTRL_U1C1_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 7511 #define P4_0_HWCTRL_SDMMC_DATA_OUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 7512 #define P4_0_HWCTRL_EBU_AD8 XMC_GPIO_HWCTRL_PERIPHERAL2 7513 #define P4_1_HWCTRL_SDMMC_DATA_OUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 7514 #define P4_1_HWCTRL_EBU_AD9 XMC_GPIO_HWCTRL_PERIPHERAL2 7515 #define P4_2_HWCTRL_ECAT0_MDO XMC_GPIO_HWCTRL_PERIPHERAL1 7516 #define P4_4_HWCTRL_U2C1_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL1 7517 #define P4_5_HWCTRL_U2C1_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 7518 #define P4_6_HWCTRL_U2C1_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 7519 #define P4_7_HWCTRL_U2C1_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 7520 #define P5_0_HWCTRL_U2C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL1 7521 #define P5_1_HWCTRL_U2C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL1 7522 #define P5_3_HWCTRL_EBU_CKE XMC_GPIO_HWCTRL_PERIPHERAL1 7523 #define P5_3_HWCTRL_EBU_A20 XMC_GPIO_HWCTRL_PERIPHERAL2 7524 #define P5_4_HWCTRL_EBU_RAS XMC_GPIO_HWCTRL_PERIPHERAL1 7525 #define P5_4_HWCTRL_EBU_A21 XMC_GPIO_HWCTRL_PERIPHERAL2 7526 #define P5_5_HWCTRL_EBU_CAS XMC_GPIO_HWCTRL_PERIPHERAL1 7527 #define P5_5_HWCTRL_EBU_A22 XMC_GPIO_HWCTRL_PERIPHERAL2 7528 #define P5_6_HWCTRL_EBU_BFCLKO XMC_GPIO_HWCTRL_PERIPHERAL1 7529 #define P5_6_HWCTRL_EBU_A23 XMC_GPIO_HWCTRL_PERIPHERAL2 7530 #define P5_7_HWCTRL_U2C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL1 7531 #define P5_8_HWCTRL_EBU_SDCLKO XMC_GPIO_HWCTRL_PERIPHERAL1 7532 #define P5_8_HWCTRL_EBU_CS2 XMC_GPIO_HWCTRL_PERIPHERAL2 7533 #define P5_9_HWCTRL_EBU_BFCLKO XMC_GPIO_HWCTRL_PERIPHERAL1 7534 #define P5_9_HWCTRL_EBU_CS3 XMC_GPIO_HWCTRL_PERIPHERAL2 7535 #define P5_10_HWCTRL_LEDTS0_TSIN7 XMC_GPIO_HWCTRL_PERIPHERAL1 7536 #define P6_0_HWCTRL_DB_ETM_TRACECLK XMC_GPIO_HWCTRL_PERIPHERAL1 7537 #define P6_0_HWCTRL_EBU_A16 XMC_GPIO_HWCTRL_PERIPHERAL2 7538 #define P6_1_HWCTRL_DB_ETM_TRACEDATA3 XMC_GPIO_HWCTRL_PERIPHERAL1 7539 #define P6_1_HWCTRL_EBU_A17 XMC_GPIO_HWCTRL_PERIPHERAL2 7540 #define P6_2_HWCTRL_DB_ETM_TRACEDATA2 XMC_GPIO_HWCTRL_PERIPHERAL1 7541 #define P6_2_HWCTRL_EBU_A18 XMC_GPIO_HWCTRL_PERIPHERAL2 7542 #define P6_4_HWCTRL_EBU_SDCLKO XMC_GPIO_HWCTRL_PERIPHERAL1 7543 #define P6_4_HWCTRL_EBU_A19 XMC_GPIO_HWCTRL_PERIPHERAL2 7544 #define P6_5_HWCTRL_DB_ETM_TRACEDATA1 XMC_GPIO_HWCTRL_PERIPHERAL1 7545 #define P6_5_HWCTRL_EBU_BC2 XMC_GPIO_HWCTRL_PERIPHERAL2 7546 #define P6_6_HWCTRL_DB_ETM_TRACEDATA0 XMC_GPIO_HWCTRL_PERIPHERAL1 7547 #define P6_6_HWCTRL_EBU_BC3 XMC_GPIO_HWCTRL_PERIPHERAL2 7548 #endif 7549 7550 #endif /* XMC4_GPIO_MAP_H */ 7551
