Home
last modified time | relevance | path

Searched refs:RTC_CNTL_GPIO_WAKEUP_REG (Results 1 – 6 of 6) sorted by relevance

/hal_espressif-latest/components/hal/esp32c2/include/hal/
Drtc_cntl_ll.h30 return GET_PERI_REG_MASK(RTC_CNTL_GPIO_WAKEUP_REG, RTC_CNTL_GPIO_WAKEUP_STATUS); in rtc_cntl_ll_gpio_get_wakeup_status()
35 REG_SET_BIT(RTC_CNTL_GPIO_WAKEUP_REG, RTC_CNTL_GPIO_WAKEUP_STATUS_CLR); in rtc_cntl_ll_gpio_clear_wakeup_status()
36 REG_CLR_BIT(RTC_CNTL_GPIO_WAKEUP_REG, RTC_CNTL_GPIO_WAKEUP_STATUS_CLR); in rtc_cntl_ll_gpio_clear_wakeup_status()
Dgpio_ll.h672 REG_SET_BIT(RTC_CNTL_GPIO_WAKEUP_REG, RTC_CNTL_GPIO_PIN_CLK_GATE); in gpio_ll_deepsleep_wakeup_enable()
674 … SET_PERI_REG_MASK(RTC_CNTL_GPIO_WAKEUP_REG, 1 << (RTC_CNTL_GPIO_PIN0_WAKEUP_ENABLE_S - gpio_num)); in gpio_ll_deepsleep_wakeup_enable()
675 uint32_t reg = REG_READ(RTC_CNTL_GPIO_WAKEUP_REG); in gpio_ll_deepsleep_wakeup_enable()
678 REG_WRITE(RTC_CNTL_GPIO_WAKEUP_REG, reg); in gpio_ll_deepsleep_wakeup_enable()
691 …CLEAR_PERI_REG_MASK(RTC_CNTL_GPIO_WAKEUP_REG, 1 << (RTC_CNTL_GPIO_PIN0_WAKEUP_ENABLE_S - gpio_num)… in gpio_ll_deepsleep_wakeup_disable()
692 CLEAR_PERI_REG_MASK(RTC_CNTL_GPIO_WAKEUP_REG, RTC_CNTL_GPIO_PIN0_INT_TYPE_S - gpio_num * 3); in gpio_ll_deepsleep_wakeup_disable()
706 …return GET_PERI_REG_MASK(RTC_CNTL_GPIO_WAKEUP_REG, 1 << (RTC_CNTL_GPIO_PIN0_WAKEUP_ENABLE_S - gpio… in gpio_ll_deepsleep_wakeup_is_enabled()
/hal_espressif-latest/components/hal/esp32c3/include/hal/
Drtc_cntl_ll.h30 return GET_PERI_REG_MASK(RTC_CNTL_GPIO_WAKEUP_REG, RTC_CNTL_GPIO_WAKEUP_STATUS); in rtc_cntl_ll_gpio_get_wakeup_status()
35 REG_SET_BIT(RTC_CNTL_GPIO_WAKEUP_REG, RTC_CNTL_GPIO_WAKEUP_STATUS_CLR); in rtc_cntl_ll_gpio_clear_wakeup_status()
36 REG_CLR_BIT(RTC_CNTL_GPIO_WAKEUP_REG, RTC_CNTL_GPIO_WAKEUP_STATUS_CLR); in rtc_cntl_ll_gpio_clear_wakeup_status()
Dgpio_ll.h699 REG_SET_BIT(RTC_CNTL_GPIO_WAKEUP_REG, RTC_CNTL_GPIO_PIN_CLK_GATE); in gpio_ll_deepsleep_wakeup_enable()
701 … SET_PERI_REG_MASK(RTC_CNTL_GPIO_WAKEUP_REG, 1 << (RTC_CNTL_GPIO_PIN0_WAKEUP_ENABLE_S - gpio_num)); in gpio_ll_deepsleep_wakeup_enable()
702 uint32_t reg = REG_READ(RTC_CNTL_GPIO_WAKEUP_REG); in gpio_ll_deepsleep_wakeup_enable()
705 REG_WRITE(RTC_CNTL_GPIO_WAKEUP_REG, reg); in gpio_ll_deepsleep_wakeup_enable()
718 …CLEAR_PERI_REG_MASK(RTC_CNTL_GPIO_WAKEUP_REG, 1 << (RTC_CNTL_GPIO_PIN0_WAKEUP_ENABLE_S - gpio_num)… in gpio_ll_deepsleep_wakeup_disable()
719 CLEAR_PERI_REG_MASK(RTC_CNTL_GPIO_WAKEUP_REG, RTC_CNTL_GPIO_PIN0_INT_TYPE_S - gpio_num * 3); in gpio_ll_deepsleep_wakeup_disable()
733 …return GET_PERI_REG_MASK(RTC_CNTL_GPIO_WAKEUP_REG, 1 << (RTC_CNTL_GPIO_PIN0_WAKEUP_ENABLE_S - gpio… in gpio_ll_deepsleep_wakeup_is_enabled()
/hal_espressif-latest/components/soc/esp32c2/include/soc/
Drtc_cntl_reg.h1685 #define RTC_CNTL_GPIO_WAKEUP_REG (DR_REG_RTCCNTL_BASE + 0xFC) macro
/hal_espressif-latest/components/soc/esp32c3/include/soc/
Drtc_cntl_reg.h2359 #define RTC_CNTL_GPIO_WAKEUP_REG (DR_REG_RTCCNTL_BASE + 0x0110) macro