Searched refs:REG_IO_MUX_BASE (Results 1 – 7 of 7) sorted by relevance
173 #define REG_IO_MUX_BASE DR_REG_IO_MUX_BASE macro174 #define PIN_CTRL (REG_IO_MUX_BASE +0x00)200 #define PERIPHS_IO_MUX_GPIO0_U (REG_IO_MUX_BASE +0x04)204 #define PERIPHS_IO_MUX_GPIO1_U (REG_IO_MUX_BASE +0x08)208 #define PERIPHS_IO_MUX_GPIO2_U (REG_IO_MUX_BASE +0x0c)212 #define PERIPHS_IO_MUX_GPIO3_U (REG_IO_MUX_BASE +0x10)216 #define PERIPHS_IO_MUX_GPIO4_U (REG_IO_MUX_BASE +0x14)220 #define PERIPHS_IO_MUX_GPIO5_U (REG_IO_MUX_BASE +0x18)224 #define PERIPHS_IO_MUX_GPIO6_U (REG_IO_MUX_BASE +0x1c)228 #define PERIPHS_IO_MUX_GPIO7_U (REG_IO_MUX_BASE +0x20)[all …]
163 #define REG_IO_MUX_BASE DR_REG_IO_MUX_BASE macro164 #define PIN_CTRL (REG_IO_MUX_BASE +0x00)190 #define PERIPHS_IO_MUX_GPIO0_U (REG_IO_MUX_BASE +0x04)194 #define PERIPHS_IO_MUX_GPIO1_U (REG_IO_MUX_BASE +0x08)198 #define PERIPHS_IO_MUX_GPIO2_U (REG_IO_MUX_BASE +0x0c)202 #define PERIPHS_IO_MUX_GPIO3_U (REG_IO_MUX_BASE +0x10)206 #define PERIPHS_IO_MUX_GPIO4_U (REG_IO_MUX_BASE +0x14)210 #define PERIPHS_IO_MUX_GPIO5_U (REG_IO_MUX_BASE +0x18)214 #define PERIPHS_IO_MUX_GPIO6_U (REG_IO_MUX_BASE +0x1c)218 #define PERIPHS_IO_MUX_GPIO7_U (REG_IO_MUX_BASE +0x20)[all …]
157 #define REG_IO_MUX_BASE DR_REG_IO_MUX_BASE macro158 #define PIN_CTRL (REG_IO_MUX_BASE +0x00)175 #define PERIPHS_IO_MUX_XTAL_32K_P_U (REG_IO_MUX_BASE + 0x4)179 #define PERIPHS_IO_MUX_XTAL_32K_N_U (REG_IO_MUX_BASE + 0x8)183 #define PERIPHS_IO_MUX_GPIO2_U (REG_IO_MUX_BASE + 0xC)188 #define PERIPHS_IO_MUX_GPIO3_U (REG_IO_MUX_BASE + 0x10)192 #define PERIPHS_IO_MUX_MTMS_U (REG_IO_MUX_BASE + 0x14)197 #define PERIPHS_IO_MUX_MTDI_U (REG_IO_MUX_BASE + 0x18)202 #define PERIPHS_IO_MUX_MTCK_U (REG_IO_MUX_BASE + 0x1C)207 #define PERIPHS_IO_MUX_MTDO_U (REG_IO_MUX_BASE + 0x20)[all …]
169 #define REG_IO_MUX_BASE DR_REG_IO_MUX_BASE macro170 #define PIN_CTRL (REG_IO_MUX_BASE +0x00)187 #define PERIPHS_IO_MUX_GPIO0_U (REG_IO_MUX_BASE + 0x4)192 #define PERIPHS_IO_MUX_GPIO1_U (REG_IO_MUX_BASE + 0x8)197 #define PERIPHS_IO_MUX_MTMS_U (REG_IO_MUX_BASE + 0xC)202 #define PERIPHS_IO_MUX_MTDO_U (REG_IO_MUX_BASE + 0x10)207 #define PERIPHS_IO_MUX_MTCK_U (REG_IO_MUX_BASE + 0x14)212 #define PERIPHS_IO_MUX_MTDI_U (REG_IO_MUX_BASE + 0x18)217 #define PERIPHS_IO_MUX_GPIO6_U (REG_IO_MUX_BASE + 0x1C)221 #define PERIPHS_IO_MUX_GPIO7_U (REG_IO_MUX_BASE + 0x20)[all …]
147 #define REG_IO_MUX_BASE DR_REG_IO_MUX_BASE macro148 #define PIN_CTRL (REG_IO_MUX_BASE +0x00)174 #define PERIPHS_IO_MUX_XTAL_32K_P_U (REG_IO_MUX_BASE +0x04)178 #define PERIPHS_IO_MUX_XTAL_32K_N_U (REG_IO_MUX_BASE +0x08)182 #define PERIPHS_IO_MUX_GPIO2_U (REG_IO_MUX_BASE +0x0c)187 #define PERIPHS_IO_MUX_GPIO3_U (REG_IO_MUX_BASE +0x10)191 #define PERIPHS_IO_MUX_MTMS_U (REG_IO_MUX_BASE +0x14)196 #define PERIPHS_IO_MUX_MTDI_U (REG_IO_MUX_BASE +0x18)201 #define PERIPHS_IO_MUX_MTCK_U (REG_IO_MUX_BASE +0x1c)206 #define PERIPHS_IO_MUX_MTDO_U (REG_IO_MUX_BASE +0x20)[all …]
140 #define REG_IO_MUX_BASE DR_REG_IO_MUX_BASE macro141 #define PIN_CTRL (REG_IO_MUX_BASE +0x00)167 #define PERIPHS_IO_MUX_XTAL_32K_P_U (REG_IO_MUX_BASE + 0x4)171 #define PERIPHS_IO_MUX_XTAL_32K_N_U (REG_IO_MUX_BASE + 0x8)175 #define PERIPHS_IO_MUX_GPIO2_U (REG_IO_MUX_BASE + 0xC)180 #define PERIPHS_IO_MUX_GPIO3_U (REG_IO_MUX_BASE + 0x10)184 #define PERIPHS_IO_MUX_MTMS_U (REG_IO_MUX_BASE + 0x14)189 #define PERIPHS_IO_MUX_MTDI_U (REG_IO_MUX_BASE + 0x18)194 #define PERIPHS_IO_MUX_MTCK_U (REG_IO_MUX_BASE + 0x1C)199 #define PERIPHS_IO_MUX_MTDO_U (REG_IO_MUX_BASE + 0x20)[all …]
129 #define N_REGS_IOMUX_0() (((IO_MUX_GPIO30_REG - REG_IO_MUX_BASE) / 4) + 1) in sleep_sys_periph_iomux_retention_init()134 #define N_REGS_IOMUX_0() (((IO_MUX_GPIO27_REG - REG_IO_MUX_BASE) / 4) + 1) in sleep_sys_periph_iomux_retention_init()140 …= REGDMA_LINK_CONTINUOUS_INIT(REGDMA_IOMUX_LINK(0x00), REG_IO_MUX_BASE, REG_IO_MUX_BASE… in sleep_sys_periph_iomux_retention_init()
