1 /** 2 * SPDX-FileCopyrightText: 2022 Espressif Systems (Shanghai) CO LTD 3 * 4 * SPDX-License-Identifier: Apache-2.0 5 */ 6 #pragma once 7 8 #include <stdint.h> 9 #include "soc/soc.h" 10 #ifdef __cplusplus 11 extern "C" { 12 #endif 13 14 /** LP_IO_OUT_DATA_REG register 15 * need des 16 */ 17 #define LP_IO_OUT_DATA_REG (DR_REG_LP_IO_BASE + 0x0) 18 /** LP_IO_LP_GPIO_OUT_DATA : R/W/WTC; bitpos: [7:0]; default: 0; 19 * set lp gpio output data 20 */ 21 #define LP_IO_LP_GPIO_OUT_DATA 0x000000FFU 22 #define LP_IO_LP_GPIO_OUT_DATA_M (LP_IO_LP_GPIO_OUT_DATA_V << LP_IO_LP_GPIO_OUT_DATA_S) 23 #define LP_IO_LP_GPIO_OUT_DATA_V 0x000000FFU 24 #define LP_IO_LP_GPIO_OUT_DATA_S 0 25 26 /** LP_IO_OUT_DATA_W1TS_REG register 27 * need des 28 */ 29 #define LP_IO_OUT_DATA_W1TS_REG (DR_REG_LP_IO_BASE + 0x4) 30 /** LP_IO_LP_GPIO_OUT_DATA_W1TS : WT; bitpos: [7:0]; default: 0; 31 * set one time output data 32 */ 33 #define LP_IO_LP_GPIO_OUT_DATA_W1TS 0x000000FFU 34 #define LP_IO_LP_GPIO_OUT_DATA_W1TS_M (LP_IO_LP_GPIO_OUT_DATA_W1TS_V << LP_IO_LP_GPIO_OUT_DATA_W1TS_S) 35 #define LP_IO_LP_GPIO_OUT_DATA_W1TS_V 0x000000FFU 36 #define LP_IO_LP_GPIO_OUT_DATA_W1TS_S 0 37 38 /** LP_IO_OUT_DATA_W1TC_REG register 39 * need des 40 */ 41 #define LP_IO_OUT_DATA_W1TC_REG (DR_REG_LP_IO_BASE + 0x8) 42 /** LP_IO_LP_GPIO_OUT_DATA_W1TC : WT; bitpos: [7:0]; default: 0; 43 * clear one time output data 44 */ 45 #define LP_IO_LP_GPIO_OUT_DATA_W1TC 0x000000FFU 46 #define LP_IO_LP_GPIO_OUT_DATA_W1TC_M (LP_IO_LP_GPIO_OUT_DATA_W1TC_V << LP_IO_LP_GPIO_OUT_DATA_W1TC_S) 47 #define LP_IO_LP_GPIO_OUT_DATA_W1TC_V 0x000000FFU 48 #define LP_IO_LP_GPIO_OUT_DATA_W1TC_S 0 49 50 /** LP_IO_OUT_ENABLE_REG register 51 * need des 52 */ 53 #define LP_IO_OUT_ENABLE_REG (DR_REG_LP_IO_BASE + 0xc) 54 /** LP_IO_LP_GPIO_ENABLE : R/W/WTC; bitpos: [7:0]; default: 0; 55 * set lp gpio output data 56 */ 57 #define LP_IO_LP_GPIO_ENABLE 0x000000FFU 58 #define LP_IO_LP_GPIO_ENABLE_M (LP_IO_LP_GPIO_ENABLE_V << LP_IO_LP_GPIO_ENABLE_S) 59 #define LP_IO_LP_GPIO_ENABLE_V 0x000000FFU 60 #define LP_IO_LP_GPIO_ENABLE_S 0 61 62 /** LP_IO_OUT_ENABLE_W1TS_REG register 63 * need des 64 */ 65 #define LP_IO_OUT_ENABLE_W1TS_REG (DR_REG_LP_IO_BASE + 0x10) 66 /** LP_IO_LP_GPIO_ENABLE_W1TS : WT; bitpos: [7:0]; default: 0; 67 * set one time output data 68 */ 69 #define LP_IO_LP_GPIO_ENABLE_W1TS 0x000000FFU 70 #define LP_IO_LP_GPIO_ENABLE_W1TS_M (LP_IO_LP_GPIO_ENABLE_W1TS_V << LP_IO_LP_GPIO_ENABLE_W1TS_S) 71 #define LP_IO_LP_GPIO_ENABLE_W1TS_V 0x000000FFU 72 #define LP_IO_LP_GPIO_ENABLE_W1TS_S 0 73 74 /** LP_IO_OUT_ENABLE_W1TC_REG register 75 * need des 76 */ 77 #define LP_IO_OUT_ENABLE_W1TC_REG (DR_REG_LP_IO_BASE + 0x14) 78 /** LP_IO_LP_GPIO_ENABLE_W1TC : WT; bitpos: [7:0]; default: 0; 79 * clear one time output data 80 */ 81 #define LP_IO_LP_GPIO_ENABLE_W1TC 0x000000FFU 82 #define LP_IO_LP_GPIO_ENABLE_W1TC_M (LP_IO_LP_GPIO_ENABLE_W1TC_V << LP_IO_LP_GPIO_ENABLE_W1TC_S) 83 #define LP_IO_LP_GPIO_ENABLE_W1TC_V 0x000000FFU 84 #define LP_IO_LP_GPIO_ENABLE_W1TC_S 0 85 86 /** LP_IO_STATUS_REG register 87 * need des 88 */ 89 #define LP_IO_STATUS_REG (DR_REG_LP_IO_BASE + 0x18) 90 /** LP_IO_LP_GPIO_STATUS_INTERRUPT : R/W/WTC; bitpos: [7:0]; default: 0; 91 * set lp gpio output data 92 */ 93 #define LP_IO_LP_GPIO_STATUS_INTERRUPT 0x000000FFU 94 #define LP_IO_LP_GPIO_STATUS_INTERRUPT_M (LP_IO_LP_GPIO_STATUS_INTERRUPT_V << LP_IO_LP_GPIO_STATUS_INTERRUPT_S) 95 #define LP_IO_LP_GPIO_STATUS_INTERRUPT_V 0x000000FFU 96 #define LP_IO_LP_GPIO_STATUS_INTERRUPT_S 0 97 98 /** LP_IO_STATUS_W1TS_REG register 99 * need des 100 */ 101 #define LP_IO_STATUS_W1TS_REG (DR_REG_LP_IO_BASE + 0x1c) 102 /** LP_IO_LP_GPIO_STATUS_W1TS : WT; bitpos: [7:0]; default: 0; 103 * set one time output data 104 */ 105 #define LP_IO_LP_GPIO_STATUS_W1TS 0x000000FFU 106 #define LP_IO_LP_GPIO_STATUS_W1TS_M (LP_IO_LP_GPIO_STATUS_W1TS_V << LP_IO_LP_GPIO_STATUS_W1TS_S) 107 #define LP_IO_LP_GPIO_STATUS_W1TS_V 0x000000FFU 108 #define LP_IO_LP_GPIO_STATUS_W1TS_S 0 109 110 /** LP_IO_STATUS_W1TC_REG register 111 * need des 112 */ 113 #define LP_IO_STATUS_W1TC_REG (DR_REG_LP_IO_BASE + 0x20) 114 /** LP_IO_LP_GPIO_STATUS_W1TC : WT; bitpos: [7:0]; default: 0; 115 * clear one time output data 116 */ 117 #define LP_IO_LP_GPIO_STATUS_W1TC 0x000000FFU 118 #define LP_IO_LP_GPIO_STATUS_W1TC_M (LP_IO_LP_GPIO_STATUS_W1TC_V << LP_IO_LP_GPIO_STATUS_W1TC_S) 119 #define LP_IO_LP_GPIO_STATUS_W1TC_V 0x000000FFU 120 #define LP_IO_LP_GPIO_STATUS_W1TC_S 0 121 122 /** LP_IO_IN_REG register 123 * need des 124 */ 125 #define LP_IO_IN_REG (DR_REG_LP_IO_BASE + 0x24) 126 /** LP_IO_LP_GPIO_IN_DATA_NEXT : RO; bitpos: [7:0]; default: 0; 127 * need des 128 */ 129 #define LP_IO_LP_GPIO_IN_DATA_NEXT 0x000000FFU 130 #define LP_IO_LP_GPIO_IN_DATA_NEXT_M (LP_IO_LP_GPIO_IN_DATA_NEXT_V << LP_IO_LP_GPIO_IN_DATA_NEXT_S) 131 #define LP_IO_LP_GPIO_IN_DATA_NEXT_V 0x000000FFU 132 #define LP_IO_LP_GPIO_IN_DATA_NEXT_S 0 133 134 /** LP_IO_PIN0_REG register 135 * need des 136 */ 137 #define LP_IO_PIN0_REG (DR_REG_LP_IO_BASE + 0x28) 138 /** LP_IO_LP_GPIO0_SYNC_BYPASS : R/W; bitpos: [1:0]; default: 0; 139 * need des 140 */ 141 #define LP_IO_LP_GPIO0_SYNC_BYPASS 0x00000003U 142 #define LP_IO_LP_GPIO0_SYNC_BYPASS_M (LP_IO_LP_GPIO0_SYNC_BYPASS_V << LP_IO_LP_GPIO0_SYNC_BYPASS_S) 143 #define LP_IO_LP_GPIO0_SYNC_BYPASS_V 0x00000003U 144 #define LP_IO_LP_GPIO0_SYNC_BYPASS_S 0 145 /** LP_IO_LP_GPIO0_PAD_DRIVER : R/W; bitpos: [2]; default: 0; 146 * need des 147 */ 148 #define LP_IO_LP_GPIO0_PAD_DRIVER (BIT(2)) 149 #define LP_IO_LP_GPIO0_PAD_DRIVER_M (LP_IO_LP_GPIO0_PAD_DRIVER_V << LP_IO_LP_GPIO0_PAD_DRIVER_S) 150 #define LP_IO_LP_GPIO0_PAD_DRIVER_V 0x00000001U 151 #define LP_IO_LP_GPIO0_PAD_DRIVER_S 2 152 /** LP_IO_LP_GPIO0_EDGE_WAKEUP_CLR : WT; bitpos: [3]; default: 0; 153 * need des 154 */ 155 #define LP_IO_LP_GPIO0_EDGE_WAKEUP_CLR (BIT(3)) 156 #define LP_IO_LP_GPIO0_EDGE_WAKEUP_CLR_M (LP_IO_LP_GPIO0_EDGE_WAKEUP_CLR_V << LP_IO_LP_GPIO0_EDGE_WAKEUP_CLR_S) 157 #define LP_IO_LP_GPIO0_EDGE_WAKEUP_CLR_V 0x00000001U 158 #define LP_IO_LP_GPIO0_EDGE_WAKEUP_CLR_S 3 159 /** LP_IO_LP_GPIO0_INT_TYPE : R/W; bitpos: [9:7]; default: 0; 160 * need des 161 */ 162 #define LP_IO_LP_GPIO0_INT_TYPE 0x00000007U 163 #define LP_IO_LP_GPIO0_INT_TYPE_M (LP_IO_LP_GPIO0_INT_TYPE_V << LP_IO_LP_GPIO0_INT_TYPE_S) 164 #define LP_IO_LP_GPIO0_INT_TYPE_V 0x00000007U 165 #define LP_IO_LP_GPIO0_INT_TYPE_S 7 166 /** LP_IO_LP_GPIO0_WAKEUP_ENABLE : R/W; bitpos: [10]; default: 0; 167 * need des 168 */ 169 #define LP_IO_LP_GPIO0_WAKEUP_ENABLE (BIT(10)) 170 #define LP_IO_LP_GPIO0_WAKEUP_ENABLE_M (LP_IO_LP_GPIO0_WAKEUP_ENABLE_V << LP_IO_LP_GPIO0_WAKEUP_ENABLE_S) 171 #define LP_IO_LP_GPIO0_WAKEUP_ENABLE_V 0x00000001U 172 #define LP_IO_LP_GPIO0_WAKEUP_ENABLE_S 10 173 /** LP_IO_LP_GPIO0_FILTER_EN : R/W; bitpos: [11]; default: 0; 174 * need des 175 */ 176 #define LP_IO_LP_GPIO0_FILTER_EN (BIT(11)) 177 #define LP_IO_LP_GPIO0_FILTER_EN_M (LP_IO_LP_GPIO0_FILTER_EN_V << LP_IO_LP_GPIO0_FILTER_EN_S) 178 #define LP_IO_LP_GPIO0_FILTER_EN_V 0x00000001U 179 #define LP_IO_LP_GPIO0_FILTER_EN_S 11 180 181 /** LP_IO_PIN1_REG register 182 * need des 183 */ 184 #define LP_IO_PIN1_REG (DR_REG_LP_IO_BASE + 0x2c) 185 /** LP_IO_LP_GPIO1_SYNC_BYPASS : R/W; bitpos: [1:0]; default: 0; 186 * need des 187 */ 188 #define LP_IO_LP_GPIO1_SYNC_BYPASS 0x00000003U 189 #define LP_IO_LP_GPIO1_SYNC_BYPASS_M (LP_IO_LP_GPIO1_SYNC_BYPASS_V << LP_IO_LP_GPIO1_SYNC_BYPASS_S) 190 #define LP_IO_LP_GPIO1_SYNC_BYPASS_V 0x00000003U 191 #define LP_IO_LP_GPIO1_SYNC_BYPASS_S 0 192 /** LP_IO_LP_GPIO1_PAD_DRIVER : R/W; bitpos: [2]; default: 0; 193 * need des 194 */ 195 #define LP_IO_LP_GPIO1_PAD_DRIVER (BIT(2)) 196 #define LP_IO_LP_GPIO1_PAD_DRIVER_M (LP_IO_LP_GPIO1_PAD_DRIVER_V << LP_IO_LP_GPIO1_PAD_DRIVER_S) 197 #define LP_IO_LP_GPIO1_PAD_DRIVER_V 0x00000001U 198 #define LP_IO_LP_GPIO1_PAD_DRIVER_S 2 199 /** LP_IO_LP_GPIO1_EDGE_WAKEUP_CLR : WT; bitpos: [3]; default: 0; 200 * need des 201 */ 202 #define LP_IO_LP_GPIO1_EDGE_WAKEUP_CLR (BIT(3)) 203 #define LP_IO_LP_GPIO1_EDGE_WAKEUP_CLR_M (LP_IO_LP_GPIO1_EDGE_WAKEUP_CLR_V << LP_IO_LP_GPIO1_EDGE_WAKEUP_CLR_S) 204 #define LP_IO_LP_GPIO1_EDGE_WAKEUP_CLR_V 0x00000001U 205 #define LP_IO_LP_GPIO1_EDGE_WAKEUP_CLR_S 3 206 /** LP_IO_LP_GPIO1_INT_TYPE : R/W; bitpos: [9:7]; default: 0; 207 * need des 208 */ 209 #define LP_IO_LP_GPIO1_INT_TYPE 0x00000007U 210 #define LP_IO_LP_GPIO1_INT_TYPE_M (LP_IO_LP_GPIO1_INT_TYPE_V << LP_IO_LP_GPIO1_INT_TYPE_S) 211 #define LP_IO_LP_GPIO1_INT_TYPE_V 0x00000007U 212 #define LP_IO_LP_GPIO1_INT_TYPE_S 7 213 /** LP_IO_LP_GPIO1_WAKEUP_ENABLE : R/W; bitpos: [10]; default: 0; 214 * need des 215 */ 216 #define LP_IO_LP_GPIO1_WAKEUP_ENABLE (BIT(10)) 217 #define LP_IO_LP_GPIO1_WAKEUP_ENABLE_M (LP_IO_LP_GPIO1_WAKEUP_ENABLE_V << LP_IO_LP_GPIO1_WAKEUP_ENABLE_S) 218 #define LP_IO_LP_GPIO1_WAKEUP_ENABLE_V 0x00000001U 219 #define LP_IO_LP_GPIO1_WAKEUP_ENABLE_S 10 220 /** LP_IO_LP_GPIO1_FILTER_EN : R/W; bitpos: [11]; default: 0; 221 * need des 222 */ 223 #define LP_IO_LP_GPIO1_FILTER_EN (BIT(11)) 224 #define LP_IO_LP_GPIO1_FILTER_EN_M (LP_IO_LP_GPIO1_FILTER_EN_V << LP_IO_LP_GPIO1_FILTER_EN_S) 225 #define LP_IO_LP_GPIO1_FILTER_EN_V 0x00000001U 226 #define LP_IO_LP_GPIO1_FILTER_EN_S 11 227 228 /** LP_IO_PIN2_REG register 229 * need des 230 */ 231 #define LP_IO_PIN2_REG (DR_REG_LP_IO_BASE + 0x30) 232 /** LP_IO_LP_GPIO2_SYNC_BYPASS : R/W; bitpos: [1:0]; default: 0; 233 * need des 234 */ 235 #define LP_IO_LP_GPIO2_SYNC_BYPASS 0x00000003U 236 #define LP_IO_LP_GPIO2_SYNC_BYPASS_M (LP_IO_LP_GPIO2_SYNC_BYPASS_V << LP_IO_LP_GPIO2_SYNC_BYPASS_S) 237 #define LP_IO_LP_GPIO2_SYNC_BYPASS_V 0x00000003U 238 #define LP_IO_LP_GPIO2_SYNC_BYPASS_S 0 239 /** LP_IO_LP_GPIO2_PAD_DRIVER : R/W; bitpos: [2]; default: 0; 240 * need des 241 */ 242 #define LP_IO_LP_GPIO2_PAD_DRIVER (BIT(2)) 243 #define LP_IO_LP_GPIO2_PAD_DRIVER_M (LP_IO_LP_GPIO2_PAD_DRIVER_V << LP_IO_LP_GPIO2_PAD_DRIVER_S) 244 #define LP_IO_LP_GPIO2_PAD_DRIVER_V 0x00000001U 245 #define LP_IO_LP_GPIO2_PAD_DRIVER_S 2 246 /** LP_IO_LP_GPIO2_EDGE_WAKEUP_CLR : WT; bitpos: [3]; default: 0; 247 * need des 248 */ 249 #define LP_IO_LP_GPIO2_EDGE_WAKEUP_CLR (BIT(3)) 250 #define LP_IO_LP_GPIO2_EDGE_WAKEUP_CLR_M (LP_IO_LP_GPIO2_EDGE_WAKEUP_CLR_V << LP_IO_LP_GPIO2_EDGE_WAKEUP_CLR_S) 251 #define LP_IO_LP_GPIO2_EDGE_WAKEUP_CLR_V 0x00000001U 252 #define LP_IO_LP_GPIO2_EDGE_WAKEUP_CLR_S 3 253 /** LP_IO_LP_GPIO2_INT_TYPE : R/W; bitpos: [9:7]; default: 0; 254 * need des 255 */ 256 #define LP_IO_LP_GPIO2_INT_TYPE 0x00000007U 257 #define LP_IO_LP_GPIO2_INT_TYPE_M (LP_IO_LP_GPIO2_INT_TYPE_V << LP_IO_LP_GPIO2_INT_TYPE_S) 258 #define LP_IO_LP_GPIO2_INT_TYPE_V 0x00000007U 259 #define LP_IO_LP_GPIO2_INT_TYPE_S 7 260 /** LP_IO_LP_GPIO2_WAKEUP_ENABLE : R/W; bitpos: [10]; default: 0; 261 * need des 262 */ 263 #define LP_IO_LP_GPIO2_WAKEUP_ENABLE (BIT(10)) 264 #define LP_IO_LP_GPIO2_WAKEUP_ENABLE_M (LP_IO_LP_GPIO2_WAKEUP_ENABLE_V << LP_IO_LP_GPIO2_WAKEUP_ENABLE_S) 265 #define LP_IO_LP_GPIO2_WAKEUP_ENABLE_V 0x00000001U 266 #define LP_IO_LP_GPIO2_WAKEUP_ENABLE_S 10 267 /** LP_IO_LP_GPIO2_FILTER_EN : R/W; bitpos: [11]; default: 0; 268 * need des 269 */ 270 #define LP_IO_LP_GPIO2_FILTER_EN (BIT(11)) 271 #define LP_IO_LP_GPIO2_FILTER_EN_M (LP_IO_LP_GPIO2_FILTER_EN_V << LP_IO_LP_GPIO2_FILTER_EN_S) 272 #define LP_IO_LP_GPIO2_FILTER_EN_V 0x00000001U 273 #define LP_IO_LP_GPIO2_FILTER_EN_S 11 274 275 /** LP_IO_PIN3_REG register 276 * need des 277 */ 278 #define LP_IO_PIN3_REG (DR_REG_LP_IO_BASE + 0x34) 279 /** LP_IO_LP_GPIO3_SYNC_BYPASS : R/W; bitpos: [1:0]; default: 0; 280 * need des 281 */ 282 #define LP_IO_LP_GPIO3_SYNC_BYPASS 0x00000003U 283 #define LP_IO_LP_GPIO3_SYNC_BYPASS_M (LP_IO_LP_GPIO3_SYNC_BYPASS_V << LP_IO_LP_GPIO3_SYNC_BYPASS_S) 284 #define LP_IO_LP_GPIO3_SYNC_BYPASS_V 0x00000003U 285 #define LP_IO_LP_GPIO3_SYNC_BYPASS_S 0 286 /** LP_IO_LP_GPIO3_PAD_DRIVER : R/W; bitpos: [2]; default: 0; 287 * need des 288 */ 289 #define LP_IO_LP_GPIO3_PAD_DRIVER (BIT(2)) 290 #define LP_IO_LP_GPIO3_PAD_DRIVER_M (LP_IO_LP_GPIO3_PAD_DRIVER_V << LP_IO_LP_GPIO3_PAD_DRIVER_S) 291 #define LP_IO_LP_GPIO3_PAD_DRIVER_V 0x00000001U 292 #define LP_IO_LP_GPIO3_PAD_DRIVER_S 2 293 /** LP_IO_LP_GPIO3_EDGE_WAKEUP_CLR : WT; bitpos: [3]; default: 0; 294 * need des 295 */ 296 #define LP_IO_LP_GPIO3_EDGE_WAKEUP_CLR (BIT(3)) 297 #define LP_IO_LP_GPIO3_EDGE_WAKEUP_CLR_M (LP_IO_LP_GPIO3_EDGE_WAKEUP_CLR_V << LP_IO_LP_GPIO3_EDGE_WAKEUP_CLR_S) 298 #define LP_IO_LP_GPIO3_EDGE_WAKEUP_CLR_V 0x00000001U 299 #define LP_IO_LP_GPIO3_EDGE_WAKEUP_CLR_S 3 300 /** LP_IO_LP_GPIO3_INT_TYPE : R/W; bitpos: [9:7]; default: 0; 301 * need des 302 */ 303 #define LP_IO_LP_GPIO3_INT_TYPE 0x00000007U 304 #define LP_IO_LP_GPIO3_INT_TYPE_M (LP_IO_LP_GPIO3_INT_TYPE_V << LP_IO_LP_GPIO3_INT_TYPE_S) 305 #define LP_IO_LP_GPIO3_INT_TYPE_V 0x00000007U 306 #define LP_IO_LP_GPIO3_INT_TYPE_S 7 307 /** LP_IO_LP_GPIO3_WAKEUP_ENABLE : R/W; bitpos: [10]; default: 0; 308 * need des 309 */ 310 #define LP_IO_LP_GPIO3_WAKEUP_ENABLE (BIT(10)) 311 #define LP_IO_LP_GPIO3_WAKEUP_ENABLE_M (LP_IO_LP_GPIO3_WAKEUP_ENABLE_V << LP_IO_LP_GPIO3_WAKEUP_ENABLE_S) 312 #define LP_IO_LP_GPIO3_WAKEUP_ENABLE_V 0x00000001U 313 #define LP_IO_LP_GPIO3_WAKEUP_ENABLE_S 10 314 /** LP_IO_LP_GPIO3_FILTER_EN : R/W; bitpos: [11]; default: 0; 315 * need des 316 */ 317 #define LP_IO_LP_GPIO3_FILTER_EN (BIT(11)) 318 #define LP_IO_LP_GPIO3_FILTER_EN_M (LP_IO_LP_GPIO3_FILTER_EN_V << LP_IO_LP_GPIO3_FILTER_EN_S) 319 #define LP_IO_LP_GPIO3_FILTER_EN_V 0x00000001U 320 #define LP_IO_LP_GPIO3_FILTER_EN_S 11 321 322 /** LP_IO_PIN4_REG register 323 * need des 324 */ 325 #define LP_IO_PIN4_REG (DR_REG_LP_IO_BASE + 0x38) 326 /** LP_IO_LP_GPIO4_SYNC_BYPASS : R/W; bitpos: [1:0]; default: 0; 327 * need des 328 */ 329 #define LP_IO_LP_GPIO4_SYNC_BYPASS 0x00000003U 330 #define LP_IO_LP_GPIO4_SYNC_BYPASS_M (LP_IO_LP_GPIO4_SYNC_BYPASS_V << LP_IO_LP_GPIO4_SYNC_BYPASS_S) 331 #define LP_IO_LP_GPIO4_SYNC_BYPASS_V 0x00000003U 332 #define LP_IO_LP_GPIO4_SYNC_BYPASS_S 0 333 /** LP_IO_LP_GPIO4_PAD_DRIVER : R/W; bitpos: [2]; default: 0; 334 * need des 335 */ 336 #define LP_IO_LP_GPIO4_PAD_DRIVER (BIT(2)) 337 #define LP_IO_LP_GPIO4_PAD_DRIVER_M (LP_IO_LP_GPIO4_PAD_DRIVER_V << LP_IO_LP_GPIO4_PAD_DRIVER_S) 338 #define LP_IO_LP_GPIO4_PAD_DRIVER_V 0x00000001U 339 #define LP_IO_LP_GPIO4_PAD_DRIVER_S 2 340 /** LP_IO_LP_GPIO4_EDGE_WAKEUP_CLR : WT; bitpos: [3]; default: 0; 341 * need des 342 */ 343 #define LP_IO_LP_GPIO4_EDGE_WAKEUP_CLR (BIT(3)) 344 #define LP_IO_LP_GPIO4_EDGE_WAKEUP_CLR_M (LP_IO_LP_GPIO4_EDGE_WAKEUP_CLR_V << LP_IO_LP_GPIO4_EDGE_WAKEUP_CLR_S) 345 #define LP_IO_LP_GPIO4_EDGE_WAKEUP_CLR_V 0x00000001U 346 #define LP_IO_LP_GPIO4_EDGE_WAKEUP_CLR_S 3 347 /** LP_IO_LP_GPIO4_INT_TYPE : R/W; bitpos: [9:7]; default: 0; 348 * need des 349 */ 350 #define LP_IO_LP_GPIO4_INT_TYPE 0x00000007U 351 #define LP_IO_LP_GPIO4_INT_TYPE_M (LP_IO_LP_GPIO4_INT_TYPE_V << LP_IO_LP_GPIO4_INT_TYPE_S) 352 #define LP_IO_LP_GPIO4_INT_TYPE_V 0x00000007U 353 #define LP_IO_LP_GPIO4_INT_TYPE_S 7 354 /** LP_IO_LP_GPIO4_WAKEUP_ENABLE : R/W; bitpos: [10]; default: 0; 355 * need des 356 */ 357 #define LP_IO_LP_GPIO4_WAKEUP_ENABLE (BIT(10)) 358 #define LP_IO_LP_GPIO4_WAKEUP_ENABLE_M (LP_IO_LP_GPIO4_WAKEUP_ENABLE_V << LP_IO_LP_GPIO4_WAKEUP_ENABLE_S) 359 #define LP_IO_LP_GPIO4_WAKEUP_ENABLE_V 0x00000001U 360 #define LP_IO_LP_GPIO4_WAKEUP_ENABLE_S 10 361 /** LP_IO_LP_GPIO4_FILTER_EN : R/W; bitpos: [11]; default: 0; 362 * need des 363 */ 364 #define LP_IO_LP_GPIO4_FILTER_EN (BIT(11)) 365 #define LP_IO_LP_GPIO4_FILTER_EN_M (LP_IO_LP_GPIO4_FILTER_EN_V << LP_IO_LP_GPIO4_FILTER_EN_S) 366 #define LP_IO_LP_GPIO4_FILTER_EN_V 0x00000001U 367 #define LP_IO_LP_GPIO4_FILTER_EN_S 11 368 369 /** LP_IO_PIN5_REG register 370 * need des 371 */ 372 #define LP_IO_PIN5_REG (DR_REG_LP_IO_BASE + 0x3c) 373 /** LP_IO_LP_GPIO5_SYNC_BYPASS : R/W; bitpos: [1:0]; default: 0; 374 * need des 375 */ 376 #define LP_IO_LP_GPIO5_SYNC_BYPASS 0x00000003U 377 #define LP_IO_LP_GPIO5_SYNC_BYPASS_M (LP_IO_LP_GPIO5_SYNC_BYPASS_V << LP_IO_LP_GPIO5_SYNC_BYPASS_S) 378 #define LP_IO_LP_GPIO5_SYNC_BYPASS_V 0x00000003U 379 #define LP_IO_LP_GPIO5_SYNC_BYPASS_S 0 380 /** LP_IO_LP_GPIO5_PAD_DRIVER : R/W; bitpos: [2]; default: 0; 381 * need des 382 */ 383 #define LP_IO_LP_GPIO5_PAD_DRIVER (BIT(2)) 384 #define LP_IO_LP_GPIO5_PAD_DRIVER_M (LP_IO_LP_GPIO5_PAD_DRIVER_V << LP_IO_LP_GPIO5_PAD_DRIVER_S) 385 #define LP_IO_LP_GPIO5_PAD_DRIVER_V 0x00000001U 386 #define LP_IO_LP_GPIO5_PAD_DRIVER_S 2 387 /** LP_IO_LP_GPIO5_EDGE_WAKEUP_CLR : WT; bitpos: [3]; default: 0; 388 * need des 389 */ 390 #define LP_IO_LP_GPIO5_EDGE_WAKEUP_CLR (BIT(3)) 391 #define LP_IO_LP_GPIO5_EDGE_WAKEUP_CLR_M (LP_IO_LP_GPIO5_EDGE_WAKEUP_CLR_V << LP_IO_LP_GPIO5_EDGE_WAKEUP_CLR_S) 392 #define LP_IO_LP_GPIO5_EDGE_WAKEUP_CLR_V 0x00000001U 393 #define LP_IO_LP_GPIO5_EDGE_WAKEUP_CLR_S 3 394 /** LP_IO_LP_GPIO5_INT_TYPE : R/W; bitpos: [9:7]; default: 0; 395 * need des 396 */ 397 #define LP_IO_LP_GPIO5_INT_TYPE 0x00000007U 398 #define LP_IO_LP_GPIO5_INT_TYPE_M (LP_IO_LP_GPIO5_INT_TYPE_V << LP_IO_LP_GPIO5_INT_TYPE_S) 399 #define LP_IO_LP_GPIO5_INT_TYPE_V 0x00000007U 400 #define LP_IO_LP_GPIO5_INT_TYPE_S 7 401 /** LP_IO_LP_GPIO5_WAKEUP_ENABLE : R/W; bitpos: [10]; default: 0; 402 * need des 403 */ 404 #define LP_IO_LP_GPIO5_WAKEUP_ENABLE (BIT(10)) 405 #define LP_IO_LP_GPIO5_WAKEUP_ENABLE_M (LP_IO_LP_GPIO5_WAKEUP_ENABLE_V << LP_IO_LP_GPIO5_WAKEUP_ENABLE_S) 406 #define LP_IO_LP_GPIO5_WAKEUP_ENABLE_V 0x00000001U 407 #define LP_IO_LP_GPIO5_WAKEUP_ENABLE_S 10 408 /** LP_IO_LP_GPIO5_FILTER_EN : R/W; bitpos: [11]; default: 0; 409 * need des 410 */ 411 #define LP_IO_LP_GPIO5_FILTER_EN (BIT(11)) 412 #define LP_IO_LP_GPIO5_FILTER_EN_M (LP_IO_LP_GPIO5_FILTER_EN_V << LP_IO_LP_GPIO5_FILTER_EN_S) 413 #define LP_IO_LP_GPIO5_FILTER_EN_V 0x00000001U 414 #define LP_IO_LP_GPIO5_FILTER_EN_S 11 415 416 /** LP_IO_PIN6_REG register 417 * need des 418 */ 419 #define LP_IO_PIN6_REG (DR_REG_LP_IO_BASE + 0x40) 420 /** LP_IO_LP_GPIO6_SYNC_BYPASS : R/W; bitpos: [1:0]; default: 0; 421 * need des 422 */ 423 #define LP_IO_LP_GPIO6_SYNC_BYPASS 0x00000003U 424 #define LP_IO_LP_GPIO6_SYNC_BYPASS_M (LP_IO_LP_GPIO6_SYNC_BYPASS_V << LP_IO_LP_GPIO6_SYNC_BYPASS_S) 425 #define LP_IO_LP_GPIO6_SYNC_BYPASS_V 0x00000003U 426 #define LP_IO_LP_GPIO6_SYNC_BYPASS_S 0 427 /** LP_IO_LP_GPIO6_PAD_DRIVER : R/W; bitpos: [2]; default: 0; 428 * need des 429 */ 430 #define LP_IO_LP_GPIO6_PAD_DRIVER (BIT(2)) 431 #define LP_IO_LP_GPIO6_PAD_DRIVER_M (LP_IO_LP_GPIO6_PAD_DRIVER_V << LP_IO_LP_GPIO6_PAD_DRIVER_S) 432 #define LP_IO_LP_GPIO6_PAD_DRIVER_V 0x00000001U 433 #define LP_IO_LP_GPIO6_PAD_DRIVER_S 2 434 /** LP_IO_LP_GPIO6_EDGE_WAKEUP_CLR : WT; bitpos: [3]; default: 0; 435 * need des 436 */ 437 #define LP_IO_LP_GPIO6_EDGE_WAKEUP_CLR (BIT(3)) 438 #define LP_IO_LP_GPIO6_EDGE_WAKEUP_CLR_M (LP_IO_LP_GPIO6_EDGE_WAKEUP_CLR_V << LP_IO_LP_GPIO6_EDGE_WAKEUP_CLR_S) 439 #define LP_IO_LP_GPIO6_EDGE_WAKEUP_CLR_V 0x00000001U 440 #define LP_IO_LP_GPIO6_EDGE_WAKEUP_CLR_S 3 441 /** LP_IO_LP_GPIO6_INT_TYPE : R/W; bitpos: [9:7]; default: 0; 442 * need des 443 */ 444 #define LP_IO_LP_GPIO6_INT_TYPE 0x00000007U 445 #define LP_IO_LP_GPIO6_INT_TYPE_M (LP_IO_LP_GPIO6_INT_TYPE_V << LP_IO_LP_GPIO6_INT_TYPE_S) 446 #define LP_IO_LP_GPIO6_INT_TYPE_V 0x00000007U 447 #define LP_IO_LP_GPIO6_INT_TYPE_S 7 448 /** LP_IO_LP_GPIO6_WAKEUP_ENABLE : R/W; bitpos: [10]; default: 0; 449 * need des 450 */ 451 #define LP_IO_LP_GPIO6_WAKEUP_ENABLE (BIT(10)) 452 #define LP_IO_LP_GPIO6_WAKEUP_ENABLE_M (LP_IO_LP_GPIO6_WAKEUP_ENABLE_V << LP_IO_LP_GPIO6_WAKEUP_ENABLE_S) 453 #define LP_IO_LP_GPIO6_WAKEUP_ENABLE_V 0x00000001U 454 #define LP_IO_LP_GPIO6_WAKEUP_ENABLE_S 10 455 /** LP_IO_LP_GPIO6_FILTER_EN : R/W; bitpos: [11]; default: 0; 456 * need des 457 */ 458 #define LP_IO_LP_GPIO6_FILTER_EN (BIT(11)) 459 #define LP_IO_LP_GPIO6_FILTER_EN_M (LP_IO_LP_GPIO6_FILTER_EN_V << LP_IO_LP_GPIO6_FILTER_EN_S) 460 #define LP_IO_LP_GPIO6_FILTER_EN_V 0x00000001U 461 #define LP_IO_LP_GPIO6_FILTER_EN_S 11 462 463 /** LP_IO_PIN7_REG register 464 * need des 465 */ 466 #define LP_IO_PIN7_REG (DR_REG_LP_IO_BASE + 0x44) 467 /** LP_IO_LP_GPIO7_SYNC_BYPASS : R/W; bitpos: [1:0]; default: 0; 468 * need des 469 */ 470 #define LP_IO_LP_GPIO7_SYNC_BYPASS 0x00000003U 471 #define LP_IO_LP_GPIO7_SYNC_BYPASS_M (LP_IO_LP_GPIO7_SYNC_BYPASS_V << LP_IO_LP_GPIO7_SYNC_BYPASS_S) 472 #define LP_IO_LP_GPIO7_SYNC_BYPASS_V 0x00000003U 473 #define LP_IO_LP_GPIO7_SYNC_BYPASS_S 0 474 /** LP_IO_LP_GPIO7_PAD_DRIVER : R/W; bitpos: [2]; default: 0; 475 * need des 476 */ 477 #define LP_IO_LP_GPIO7_PAD_DRIVER (BIT(2)) 478 #define LP_IO_LP_GPIO7_PAD_DRIVER_M (LP_IO_LP_GPIO7_PAD_DRIVER_V << LP_IO_LP_GPIO7_PAD_DRIVER_S) 479 #define LP_IO_LP_GPIO7_PAD_DRIVER_V 0x00000001U 480 #define LP_IO_LP_GPIO7_PAD_DRIVER_S 2 481 /** LP_IO_LP_GPIO7_EDGE_WAKEUP_CLR : WT; bitpos: [3]; default: 0; 482 * need des 483 */ 484 #define LP_IO_LP_GPIO7_EDGE_WAKEUP_CLR (BIT(3)) 485 #define LP_IO_LP_GPIO7_EDGE_WAKEUP_CLR_M (LP_IO_LP_GPIO7_EDGE_WAKEUP_CLR_V << LP_IO_LP_GPIO7_EDGE_WAKEUP_CLR_S) 486 #define LP_IO_LP_GPIO7_EDGE_WAKEUP_CLR_V 0x00000001U 487 #define LP_IO_LP_GPIO7_EDGE_WAKEUP_CLR_S 3 488 /** LP_IO_LP_GPIO7_INT_TYPE : R/W; bitpos: [9:7]; default: 0; 489 * need des 490 */ 491 #define LP_IO_LP_GPIO7_INT_TYPE 0x00000007U 492 #define LP_IO_LP_GPIO7_INT_TYPE_M (LP_IO_LP_GPIO7_INT_TYPE_V << LP_IO_LP_GPIO7_INT_TYPE_S) 493 #define LP_IO_LP_GPIO7_INT_TYPE_V 0x00000007U 494 #define LP_IO_LP_GPIO7_INT_TYPE_S 7 495 /** LP_IO_LP_GPIO7_WAKEUP_ENABLE : R/W; bitpos: [10]; default: 0; 496 * need des 497 */ 498 #define LP_IO_LP_GPIO7_WAKEUP_ENABLE (BIT(10)) 499 #define LP_IO_LP_GPIO7_WAKEUP_ENABLE_M (LP_IO_LP_GPIO7_WAKEUP_ENABLE_V << LP_IO_LP_GPIO7_WAKEUP_ENABLE_S) 500 #define LP_IO_LP_GPIO7_WAKEUP_ENABLE_V 0x00000001U 501 #define LP_IO_LP_GPIO7_WAKEUP_ENABLE_S 10 502 /** LP_IO_LP_GPIO7_FILTER_EN : R/W; bitpos: [11]; default: 0; 503 * need des 504 */ 505 #define LP_IO_LP_GPIO7_FILTER_EN (BIT(11)) 506 #define LP_IO_LP_GPIO7_FILTER_EN_M (LP_IO_LP_GPIO7_FILTER_EN_V << LP_IO_LP_GPIO7_FILTER_EN_S) 507 #define LP_IO_LP_GPIO7_FILTER_EN_V 0x00000001U 508 #define LP_IO_LP_GPIO7_FILTER_EN_S 11 509 510 /** LP_IO_GPIO0_REG register 511 * need des 512 */ 513 #define LP_IO_GPIO0_REG (DR_REG_LP_IO_BASE + 0x48) 514 /** LP_IO_LP_GPIO0_MCU_OE : R/W; bitpos: [0]; default: 0; 515 * need des 516 */ 517 #define LP_IO_LP_GPIO0_MCU_OE (BIT(0)) 518 #define LP_IO_LP_GPIO0_MCU_OE_M (LP_IO_LP_GPIO0_MCU_OE_V << LP_IO_LP_GPIO0_MCU_OE_S) 519 #define LP_IO_LP_GPIO0_MCU_OE_V 0x00000001U 520 #define LP_IO_LP_GPIO0_MCU_OE_S 0 521 /** LP_IO_LP_GPIO0_SLP_SEL : R/W; bitpos: [1]; default: 0; 522 * need des 523 */ 524 #define LP_IO_LP_GPIO0_SLP_SEL (BIT(1)) 525 #define LP_IO_LP_GPIO0_SLP_SEL_M (LP_IO_LP_GPIO0_SLP_SEL_V << LP_IO_LP_GPIO0_SLP_SEL_S) 526 #define LP_IO_LP_GPIO0_SLP_SEL_V 0x00000001U 527 #define LP_IO_LP_GPIO0_SLP_SEL_S 1 528 /** LP_IO_LP_GPIO0_MCU_WPD : R/W; bitpos: [2]; default: 0; 529 * need des 530 */ 531 #define LP_IO_LP_GPIO0_MCU_WPD (BIT(2)) 532 #define LP_IO_LP_GPIO0_MCU_WPD_M (LP_IO_LP_GPIO0_MCU_WPD_V << LP_IO_LP_GPIO0_MCU_WPD_S) 533 #define LP_IO_LP_GPIO0_MCU_WPD_V 0x00000001U 534 #define LP_IO_LP_GPIO0_MCU_WPD_S 2 535 /** LP_IO_LP_GPIO0_MCU_WPU : R/W; bitpos: [3]; default: 0; 536 * need des 537 */ 538 #define LP_IO_LP_GPIO0_MCU_WPU (BIT(3)) 539 #define LP_IO_LP_GPIO0_MCU_WPU_M (LP_IO_LP_GPIO0_MCU_WPU_V << LP_IO_LP_GPIO0_MCU_WPU_S) 540 #define LP_IO_LP_GPIO0_MCU_WPU_V 0x00000001U 541 #define LP_IO_LP_GPIO0_MCU_WPU_S 3 542 /** LP_IO_LP_GPIO0_MCU_IE : R/W; bitpos: [4]; default: 0; 543 * need des 544 */ 545 #define LP_IO_LP_GPIO0_MCU_IE (BIT(4)) 546 #define LP_IO_LP_GPIO0_MCU_IE_M (LP_IO_LP_GPIO0_MCU_IE_V << LP_IO_LP_GPIO0_MCU_IE_S) 547 #define LP_IO_LP_GPIO0_MCU_IE_V 0x00000001U 548 #define LP_IO_LP_GPIO0_MCU_IE_S 4 549 /** LP_IO_LP_GPIO0_MCU_DRV : R/W; bitpos: [6:5]; default: 0; 550 * need des 551 */ 552 #define LP_IO_LP_GPIO0_MCU_DRV 0x00000003U 553 #define LP_IO_LP_GPIO0_MCU_DRV_M (LP_IO_LP_GPIO0_MCU_DRV_V << LP_IO_LP_GPIO0_MCU_DRV_S) 554 #define LP_IO_LP_GPIO0_MCU_DRV_V 0x00000003U 555 #define LP_IO_LP_GPIO0_MCU_DRV_S 5 556 /** LP_IO_LP_GPIO0_FUN_WPD : R/W; bitpos: [7]; default: 0; 557 * need des 558 */ 559 #define LP_IO_LP_GPIO0_FUN_WPD (BIT(7)) 560 #define LP_IO_LP_GPIO0_FUN_WPD_M (LP_IO_LP_GPIO0_FUN_WPD_V << LP_IO_LP_GPIO0_FUN_WPD_S) 561 #define LP_IO_LP_GPIO0_FUN_WPD_V 0x00000001U 562 #define LP_IO_LP_GPIO0_FUN_WPD_S 7 563 /** LP_IO_LP_GPIO0_FUN_WPU : R/W; bitpos: [8]; default: 0; 564 * need des 565 */ 566 #define LP_IO_LP_GPIO0_FUN_WPU (BIT(8)) 567 #define LP_IO_LP_GPIO0_FUN_WPU_M (LP_IO_LP_GPIO0_FUN_WPU_V << LP_IO_LP_GPIO0_FUN_WPU_S) 568 #define LP_IO_LP_GPIO0_FUN_WPU_V 0x00000001U 569 #define LP_IO_LP_GPIO0_FUN_WPU_S 8 570 /** LP_IO_LP_GPIO0_FUN_IE : R/W; bitpos: [9]; default: 0; 571 * need des 572 */ 573 #define LP_IO_LP_GPIO0_FUN_IE (BIT(9)) 574 #define LP_IO_LP_GPIO0_FUN_IE_M (LP_IO_LP_GPIO0_FUN_IE_V << LP_IO_LP_GPIO0_FUN_IE_S) 575 #define LP_IO_LP_GPIO0_FUN_IE_V 0x00000001U 576 #define LP_IO_LP_GPIO0_FUN_IE_S 9 577 /** LP_IO_LP_GPIO0_FUN_DRV : R/W; bitpos: [11:10]; default: 0; 578 * need des 579 */ 580 #define LP_IO_LP_GPIO0_FUN_DRV 0x00000003U 581 #define LP_IO_LP_GPIO0_FUN_DRV_M (LP_IO_LP_GPIO0_FUN_DRV_V << LP_IO_LP_GPIO0_FUN_DRV_S) 582 #define LP_IO_LP_GPIO0_FUN_DRV_V 0x00000003U 583 #define LP_IO_LP_GPIO0_FUN_DRV_S 10 584 /** LP_IO_LP_GPIO0_MCU_SEL : R/W; bitpos: [14:12]; default: 0; 585 * need des 586 */ 587 #define LP_IO_LP_GPIO0_MCU_SEL 0x00000007U 588 #define LP_IO_LP_GPIO0_MCU_SEL_M (LP_IO_LP_GPIO0_MCU_SEL_V << LP_IO_LP_GPIO0_MCU_SEL_S) 589 #define LP_IO_LP_GPIO0_MCU_SEL_V 0x00000007U 590 #define LP_IO_LP_GPIO0_MCU_SEL_S 12 591 592 /** LP_IO_GPIO1_REG register 593 * need des 594 */ 595 #define LP_IO_GPIO1_REG (DR_REG_LP_IO_BASE + 0x4c) 596 /** LP_IO_LP_GPIO1_MCU_OE : R/W; bitpos: [0]; default: 0; 597 * need des 598 */ 599 #define LP_IO_LP_GPIO1_MCU_OE (BIT(0)) 600 #define LP_IO_LP_GPIO1_MCU_OE_M (LP_IO_LP_GPIO1_MCU_OE_V << LP_IO_LP_GPIO1_MCU_OE_S) 601 #define LP_IO_LP_GPIO1_MCU_OE_V 0x00000001U 602 #define LP_IO_LP_GPIO1_MCU_OE_S 0 603 /** LP_IO_LP_GPIO1_SLP_SEL : R/W; bitpos: [1]; default: 0; 604 * need des 605 */ 606 #define LP_IO_LP_GPIO1_SLP_SEL (BIT(1)) 607 #define LP_IO_LP_GPIO1_SLP_SEL_M (LP_IO_LP_GPIO1_SLP_SEL_V << LP_IO_LP_GPIO1_SLP_SEL_S) 608 #define LP_IO_LP_GPIO1_SLP_SEL_V 0x00000001U 609 #define LP_IO_LP_GPIO1_SLP_SEL_S 1 610 /** LP_IO_LP_GPIO1_MCU_WPD : R/W; bitpos: [2]; default: 0; 611 * need des 612 */ 613 #define LP_IO_LP_GPIO1_MCU_WPD (BIT(2)) 614 #define LP_IO_LP_GPIO1_MCU_WPD_M (LP_IO_LP_GPIO1_MCU_WPD_V << LP_IO_LP_GPIO1_MCU_WPD_S) 615 #define LP_IO_LP_GPIO1_MCU_WPD_V 0x00000001U 616 #define LP_IO_LP_GPIO1_MCU_WPD_S 2 617 /** LP_IO_LP_GPIO1_MCU_WPU : R/W; bitpos: [3]; default: 0; 618 * need des 619 */ 620 #define LP_IO_LP_GPIO1_MCU_WPU (BIT(3)) 621 #define LP_IO_LP_GPIO1_MCU_WPU_M (LP_IO_LP_GPIO1_MCU_WPU_V << LP_IO_LP_GPIO1_MCU_WPU_S) 622 #define LP_IO_LP_GPIO1_MCU_WPU_V 0x00000001U 623 #define LP_IO_LP_GPIO1_MCU_WPU_S 3 624 /** LP_IO_LP_GPIO1_MCU_IE : R/W; bitpos: [4]; default: 0; 625 * need des 626 */ 627 #define LP_IO_LP_GPIO1_MCU_IE (BIT(4)) 628 #define LP_IO_LP_GPIO1_MCU_IE_M (LP_IO_LP_GPIO1_MCU_IE_V << LP_IO_LP_GPIO1_MCU_IE_S) 629 #define LP_IO_LP_GPIO1_MCU_IE_V 0x00000001U 630 #define LP_IO_LP_GPIO1_MCU_IE_S 4 631 /** LP_IO_LP_GPIO1_MCU_DRV : R/W; bitpos: [6:5]; default: 0; 632 * need des 633 */ 634 #define LP_IO_LP_GPIO1_MCU_DRV 0x00000003U 635 #define LP_IO_LP_GPIO1_MCU_DRV_M (LP_IO_LP_GPIO1_MCU_DRV_V << LP_IO_LP_GPIO1_MCU_DRV_S) 636 #define LP_IO_LP_GPIO1_MCU_DRV_V 0x00000003U 637 #define LP_IO_LP_GPIO1_MCU_DRV_S 5 638 /** LP_IO_LP_GPIO1_FUN_WPD : R/W; bitpos: [7]; default: 0; 639 * need des 640 */ 641 #define LP_IO_LP_GPIO1_FUN_WPD (BIT(7)) 642 #define LP_IO_LP_GPIO1_FUN_WPD_M (LP_IO_LP_GPIO1_FUN_WPD_V << LP_IO_LP_GPIO1_FUN_WPD_S) 643 #define LP_IO_LP_GPIO1_FUN_WPD_V 0x00000001U 644 #define LP_IO_LP_GPIO1_FUN_WPD_S 7 645 /** LP_IO_LP_GPIO1_FUN_WPU : R/W; bitpos: [8]; default: 0; 646 * need des 647 */ 648 #define LP_IO_LP_GPIO1_FUN_WPU (BIT(8)) 649 #define LP_IO_LP_GPIO1_FUN_WPU_M (LP_IO_LP_GPIO1_FUN_WPU_V << LP_IO_LP_GPIO1_FUN_WPU_S) 650 #define LP_IO_LP_GPIO1_FUN_WPU_V 0x00000001U 651 #define LP_IO_LP_GPIO1_FUN_WPU_S 8 652 /** LP_IO_LP_GPIO1_FUN_IE : R/W; bitpos: [9]; default: 0; 653 * need des 654 */ 655 #define LP_IO_LP_GPIO1_FUN_IE (BIT(9)) 656 #define LP_IO_LP_GPIO1_FUN_IE_M (LP_IO_LP_GPIO1_FUN_IE_V << LP_IO_LP_GPIO1_FUN_IE_S) 657 #define LP_IO_LP_GPIO1_FUN_IE_V 0x00000001U 658 #define LP_IO_LP_GPIO1_FUN_IE_S 9 659 /** LP_IO_LP_GPIO1_FUN_DRV : R/W; bitpos: [11:10]; default: 0; 660 * need des 661 */ 662 #define LP_IO_LP_GPIO1_FUN_DRV 0x00000003U 663 #define LP_IO_LP_GPIO1_FUN_DRV_M (LP_IO_LP_GPIO1_FUN_DRV_V << LP_IO_LP_GPIO1_FUN_DRV_S) 664 #define LP_IO_LP_GPIO1_FUN_DRV_V 0x00000003U 665 #define LP_IO_LP_GPIO1_FUN_DRV_S 10 666 /** LP_IO_LP_GPIO1_MCU_SEL : R/W; bitpos: [14:12]; default: 0; 667 * need des 668 */ 669 #define LP_IO_LP_GPIO1_MCU_SEL 0x00000007U 670 #define LP_IO_LP_GPIO1_MCU_SEL_M (LP_IO_LP_GPIO1_MCU_SEL_V << LP_IO_LP_GPIO1_MCU_SEL_S) 671 #define LP_IO_LP_GPIO1_MCU_SEL_V 0x00000007U 672 #define LP_IO_LP_GPIO1_MCU_SEL_S 12 673 674 /** LP_IO_GPIO2_REG register 675 * need des 676 */ 677 #define LP_IO_GPIO2_REG (DR_REG_LP_IO_BASE + 0x50) 678 /** LP_IO_LP_GPIO2_MCU_OE : R/W; bitpos: [0]; default: 0; 679 * need des 680 */ 681 #define LP_IO_LP_GPIO2_MCU_OE (BIT(0)) 682 #define LP_IO_LP_GPIO2_MCU_OE_M (LP_IO_LP_GPIO2_MCU_OE_V << LP_IO_LP_GPIO2_MCU_OE_S) 683 #define LP_IO_LP_GPIO2_MCU_OE_V 0x00000001U 684 #define LP_IO_LP_GPIO2_MCU_OE_S 0 685 /** LP_IO_LP_GPIO2_SLP_SEL : R/W; bitpos: [1]; default: 0; 686 * need des 687 */ 688 #define LP_IO_LP_GPIO2_SLP_SEL (BIT(1)) 689 #define LP_IO_LP_GPIO2_SLP_SEL_M (LP_IO_LP_GPIO2_SLP_SEL_V << LP_IO_LP_GPIO2_SLP_SEL_S) 690 #define LP_IO_LP_GPIO2_SLP_SEL_V 0x00000001U 691 #define LP_IO_LP_GPIO2_SLP_SEL_S 1 692 /** LP_IO_LP_GPIO2_MCU_WPD : R/W; bitpos: [2]; default: 0; 693 * need des 694 */ 695 #define LP_IO_LP_GPIO2_MCU_WPD (BIT(2)) 696 #define LP_IO_LP_GPIO2_MCU_WPD_M (LP_IO_LP_GPIO2_MCU_WPD_V << LP_IO_LP_GPIO2_MCU_WPD_S) 697 #define LP_IO_LP_GPIO2_MCU_WPD_V 0x00000001U 698 #define LP_IO_LP_GPIO2_MCU_WPD_S 2 699 /** LP_IO_LP_GPIO2_MCU_WPU : R/W; bitpos: [3]; default: 0; 700 * need des 701 */ 702 #define LP_IO_LP_GPIO2_MCU_WPU (BIT(3)) 703 #define LP_IO_LP_GPIO2_MCU_WPU_M (LP_IO_LP_GPIO2_MCU_WPU_V << LP_IO_LP_GPIO2_MCU_WPU_S) 704 #define LP_IO_LP_GPIO2_MCU_WPU_V 0x00000001U 705 #define LP_IO_LP_GPIO2_MCU_WPU_S 3 706 /** LP_IO_LP_GPIO2_MCU_IE : R/W; bitpos: [4]; default: 0; 707 * need des 708 */ 709 #define LP_IO_LP_GPIO2_MCU_IE (BIT(4)) 710 #define LP_IO_LP_GPIO2_MCU_IE_M (LP_IO_LP_GPIO2_MCU_IE_V << LP_IO_LP_GPIO2_MCU_IE_S) 711 #define LP_IO_LP_GPIO2_MCU_IE_V 0x00000001U 712 #define LP_IO_LP_GPIO2_MCU_IE_S 4 713 /** LP_IO_LP_GPIO2_MCU_DRV : R/W; bitpos: [6:5]; default: 0; 714 * need des 715 */ 716 #define LP_IO_LP_GPIO2_MCU_DRV 0x00000003U 717 #define LP_IO_LP_GPIO2_MCU_DRV_M (LP_IO_LP_GPIO2_MCU_DRV_V << LP_IO_LP_GPIO2_MCU_DRV_S) 718 #define LP_IO_LP_GPIO2_MCU_DRV_V 0x00000003U 719 #define LP_IO_LP_GPIO2_MCU_DRV_S 5 720 /** LP_IO_LP_GPIO2_FUN_WPD : R/W; bitpos: [7]; default: 0; 721 * need des 722 */ 723 #define LP_IO_LP_GPIO2_FUN_WPD (BIT(7)) 724 #define LP_IO_LP_GPIO2_FUN_WPD_M (LP_IO_LP_GPIO2_FUN_WPD_V << LP_IO_LP_GPIO2_FUN_WPD_S) 725 #define LP_IO_LP_GPIO2_FUN_WPD_V 0x00000001U 726 #define LP_IO_LP_GPIO2_FUN_WPD_S 7 727 /** LP_IO_LP_GPIO2_FUN_WPU : R/W; bitpos: [8]; default: 0; 728 * need des 729 */ 730 #define LP_IO_LP_GPIO2_FUN_WPU (BIT(8)) 731 #define LP_IO_LP_GPIO2_FUN_WPU_M (LP_IO_LP_GPIO2_FUN_WPU_V << LP_IO_LP_GPIO2_FUN_WPU_S) 732 #define LP_IO_LP_GPIO2_FUN_WPU_V 0x00000001U 733 #define LP_IO_LP_GPIO2_FUN_WPU_S 8 734 /** LP_IO_LP_GPIO2_FUN_IE : R/W; bitpos: [9]; default: 0; 735 * need des 736 */ 737 #define LP_IO_LP_GPIO2_FUN_IE (BIT(9)) 738 #define LP_IO_LP_GPIO2_FUN_IE_M (LP_IO_LP_GPIO2_FUN_IE_V << LP_IO_LP_GPIO2_FUN_IE_S) 739 #define LP_IO_LP_GPIO2_FUN_IE_V 0x00000001U 740 #define LP_IO_LP_GPIO2_FUN_IE_S 9 741 /** LP_IO_LP_GPIO2_FUN_DRV : R/W; bitpos: [11:10]; default: 0; 742 * need des 743 */ 744 #define LP_IO_LP_GPIO2_FUN_DRV 0x00000003U 745 #define LP_IO_LP_GPIO2_FUN_DRV_M (LP_IO_LP_GPIO2_FUN_DRV_V << LP_IO_LP_GPIO2_FUN_DRV_S) 746 #define LP_IO_LP_GPIO2_FUN_DRV_V 0x00000003U 747 #define LP_IO_LP_GPIO2_FUN_DRV_S 10 748 /** LP_IO_LP_GPIO2_MCU_SEL : R/W; bitpos: [14:12]; default: 0; 749 * need des 750 */ 751 #define LP_IO_LP_GPIO2_MCU_SEL 0x00000007U 752 #define LP_IO_LP_GPIO2_MCU_SEL_M (LP_IO_LP_GPIO2_MCU_SEL_V << LP_IO_LP_GPIO2_MCU_SEL_S) 753 #define LP_IO_LP_GPIO2_MCU_SEL_V 0x00000007U 754 #define LP_IO_LP_GPIO2_MCU_SEL_S 12 755 756 /** LP_IO_GPIO3_REG register 757 * need des 758 */ 759 #define LP_IO_GPIO3_REG (DR_REG_LP_IO_BASE + 0x54) 760 /** LP_IO_LP_GPIO3_MCU_OE : R/W; bitpos: [0]; default: 0; 761 * need des 762 */ 763 #define LP_IO_LP_GPIO3_MCU_OE (BIT(0)) 764 #define LP_IO_LP_GPIO3_MCU_OE_M (LP_IO_LP_GPIO3_MCU_OE_V << LP_IO_LP_GPIO3_MCU_OE_S) 765 #define LP_IO_LP_GPIO3_MCU_OE_V 0x00000001U 766 #define LP_IO_LP_GPIO3_MCU_OE_S 0 767 /** LP_IO_LP_GPIO3_SLP_SEL : R/W; bitpos: [1]; default: 0; 768 * need des 769 */ 770 #define LP_IO_LP_GPIO3_SLP_SEL (BIT(1)) 771 #define LP_IO_LP_GPIO3_SLP_SEL_M (LP_IO_LP_GPIO3_SLP_SEL_V << LP_IO_LP_GPIO3_SLP_SEL_S) 772 #define LP_IO_LP_GPIO3_SLP_SEL_V 0x00000001U 773 #define LP_IO_LP_GPIO3_SLP_SEL_S 1 774 /** LP_IO_LP_GPIO3_MCU_WPD : R/W; bitpos: [2]; default: 0; 775 * need des 776 */ 777 #define LP_IO_LP_GPIO3_MCU_WPD (BIT(2)) 778 #define LP_IO_LP_GPIO3_MCU_WPD_M (LP_IO_LP_GPIO3_MCU_WPD_V << LP_IO_LP_GPIO3_MCU_WPD_S) 779 #define LP_IO_LP_GPIO3_MCU_WPD_V 0x00000001U 780 #define LP_IO_LP_GPIO3_MCU_WPD_S 2 781 /** LP_IO_LP_GPIO3_MCU_WPU : R/W; bitpos: [3]; default: 0; 782 * need des 783 */ 784 #define LP_IO_LP_GPIO3_MCU_WPU (BIT(3)) 785 #define LP_IO_LP_GPIO3_MCU_WPU_M (LP_IO_LP_GPIO3_MCU_WPU_V << LP_IO_LP_GPIO3_MCU_WPU_S) 786 #define LP_IO_LP_GPIO3_MCU_WPU_V 0x00000001U 787 #define LP_IO_LP_GPIO3_MCU_WPU_S 3 788 /** LP_IO_LP_GPIO3_MCU_IE : R/W; bitpos: [4]; default: 0; 789 * need des 790 */ 791 #define LP_IO_LP_GPIO3_MCU_IE (BIT(4)) 792 #define LP_IO_LP_GPIO3_MCU_IE_M (LP_IO_LP_GPIO3_MCU_IE_V << LP_IO_LP_GPIO3_MCU_IE_S) 793 #define LP_IO_LP_GPIO3_MCU_IE_V 0x00000001U 794 #define LP_IO_LP_GPIO3_MCU_IE_S 4 795 /** LP_IO_LP_GPIO3_MCU_DRV : R/W; bitpos: [6:5]; default: 0; 796 * need des 797 */ 798 #define LP_IO_LP_GPIO3_MCU_DRV 0x00000003U 799 #define LP_IO_LP_GPIO3_MCU_DRV_M (LP_IO_LP_GPIO3_MCU_DRV_V << LP_IO_LP_GPIO3_MCU_DRV_S) 800 #define LP_IO_LP_GPIO3_MCU_DRV_V 0x00000003U 801 #define LP_IO_LP_GPIO3_MCU_DRV_S 5 802 /** LP_IO_LP_GPIO3_FUN_WPD : R/W; bitpos: [7]; default: 0; 803 * need des 804 */ 805 #define LP_IO_LP_GPIO3_FUN_WPD (BIT(7)) 806 #define LP_IO_LP_GPIO3_FUN_WPD_M (LP_IO_LP_GPIO3_FUN_WPD_V << LP_IO_LP_GPIO3_FUN_WPD_S) 807 #define LP_IO_LP_GPIO3_FUN_WPD_V 0x00000001U 808 #define LP_IO_LP_GPIO3_FUN_WPD_S 7 809 /** LP_IO_LP_GPIO3_FUN_WPU : R/W; bitpos: [8]; default: 0; 810 * need des 811 */ 812 #define LP_IO_LP_GPIO3_FUN_WPU (BIT(8)) 813 #define LP_IO_LP_GPIO3_FUN_WPU_M (LP_IO_LP_GPIO3_FUN_WPU_V << LP_IO_LP_GPIO3_FUN_WPU_S) 814 #define LP_IO_LP_GPIO3_FUN_WPU_V 0x00000001U 815 #define LP_IO_LP_GPIO3_FUN_WPU_S 8 816 /** LP_IO_LP_GPIO3_FUN_IE : R/W; bitpos: [9]; default: 0; 817 * need des 818 */ 819 #define LP_IO_LP_GPIO3_FUN_IE (BIT(9)) 820 #define LP_IO_LP_GPIO3_FUN_IE_M (LP_IO_LP_GPIO3_FUN_IE_V << LP_IO_LP_GPIO3_FUN_IE_S) 821 #define LP_IO_LP_GPIO3_FUN_IE_V 0x00000001U 822 #define LP_IO_LP_GPIO3_FUN_IE_S 9 823 /** LP_IO_LP_GPIO3_FUN_DRV : R/W; bitpos: [11:10]; default: 0; 824 * need des 825 */ 826 #define LP_IO_LP_GPIO3_FUN_DRV 0x00000003U 827 #define LP_IO_LP_GPIO3_FUN_DRV_M (LP_IO_LP_GPIO3_FUN_DRV_V << LP_IO_LP_GPIO3_FUN_DRV_S) 828 #define LP_IO_LP_GPIO3_FUN_DRV_V 0x00000003U 829 #define LP_IO_LP_GPIO3_FUN_DRV_S 10 830 /** LP_IO_LP_GPIO3_MCU_SEL : R/W; bitpos: [14:12]; default: 0; 831 * need des 832 */ 833 #define LP_IO_LP_GPIO3_MCU_SEL 0x00000007U 834 #define LP_IO_LP_GPIO3_MCU_SEL_M (LP_IO_LP_GPIO3_MCU_SEL_V << LP_IO_LP_GPIO3_MCU_SEL_S) 835 #define LP_IO_LP_GPIO3_MCU_SEL_V 0x00000007U 836 #define LP_IO_LP_GPIO3_MCU_SEL_S 12 837 838 /** LP_IO_GPIO4_REG register 839 * need des 840 */ 841 #define LP_IO_GPIO4_REG (DR_REG_LP_IO_BASE + 0x58) 842 /** LP_IO_LP_GPIO4_MCU_OE : R/W; bitpos: [0]; default: 0; 843 * need des 844 */ 845 #define LP_IO_LP_GPIO4_MCU_OE (BIT(0)) 846 #define LP_IO_LP_GPIO4_MCU_OE_M (LP_IO_LP_GPIO4_MCU_OE_V << LP_IO_LP_GPIO4_MCU_OE_S) 847 #define LP_IO_LP_GPIO4_MCU_OE_V 0x00000001U 848 #define LP_IO_LP_GPIO4_MCU_OE_S 0 849 /** LP_IO_LP_GPIO4_SLP_SEL : R/W; bitpos: [1]; default: 0; 850 * need des 851 */ 852 #define LP_IO_LP_GPIO4_SLP_SEL (BIT(1)) 853 #define LP_IO_LP_GPIO4_SLP_SEL_M (LP_IO_LP_GPIO4_SLP_SEL_V << LP_IO_LP_GPIO4_SLP_SEL_S) 854 #define LP_IO_LP_GPIO4_SLP_SEL_V 0x00000001U 855 #define LP_IO_LP_GPIO4_SLP_SEL_S 1 856 /** LP_IO_LP_GPIO4_MCU_WPD : R/W; bitpos: [2]; default: 0; 857 * need des 858 */ 859 #define LP_IO_LP_GPIO4_MCU_WPD (BIT(2)) 860 #define LP_IO_LP_GPIO4_MCU_WPD_M (LP_IO_LP_GPIO4_MCU_WPD_V << LP_IO_LP_GPIO4_MCU_WPD_S) 861 #define LP_IO_LP_GPIO4_MCU_WPD_V 0x00000001U 862 #define LP_IO_LP_GPIO4_MCU_WPD_S 2 863 /** LP_IO_LP_GPIO4_MCU_WPU : R/W; bitpos: [3]; default: 0; 864 * need des 865 */ 866 #define LP_IO_LP_GPIO4_MCU_WPU (BIT(3)) 867 #define LP_IO_LP_GPIO4_MCU_WPU_M (LP_IO_LP_GPIO4_MCU_WPU_V << LP_IO_LP_GPIO4_MCU_WPU_S) 868 #define LP_IO_LP_GPIO4_MCU_WPU_V 0x00000001U 869 #define LP_IO_LP_GPIO4_MCU_WPU_S 3 870 /** LP_IO_LP_GPIO4_MCU_IE : R/W; bitpos: [4]; default: 0; 871 * need des 872 */ 873 #define LP_IO_LP_GPIO4_MCU_IE (BIT(4)) 874 #define LP_IO_LP_GPIO4_MCU_IE_M (LP_IO_LP_GPIO4_MCU_IE_V << LP_IO_LP_GPIO4_MCU_IE_S) 875 #define LP_IO_LP_GPIO4_MCU_IE_V 0x00000001U 876 #define LP_IO_LP_GPIO4_MCU_IE_S 4 877 /** LP_IO_LP_GPIO4_MCU_DRV : R/W; bitpos: [6:5]; default: 0; 878 * need des 879 */ 880 #define LP_IO_LP_GPIO4_MCU_DRV 0x00000003U 881 #define LP_IO_LP_GPIO4_MCU_DRV_M (LP_IO_LP_GPIO4_MCU_DRV_V << LP_IO_LP_GPIO4_MCU_DRV_S) 882 #define LP_IO_LP_GPIO4_MCU_DRV_V 0x00000003U 883 #define LP_IO_LP_GPIO4_MCU_DRV_S 5 884 /** LP_IO_LP_GPIO4_FUN_WPD : R/W; bitpos: [7]; default: 0; 885 * need des 886 */ 887 #define LP_IO_LP_GPIO4_FUN_WPD (BIT(7)) 888 #define LP_IO_LP_GPIO4_FUN_WPD_M (LP_IO_LP_GPIO4_FUN_WPD_V << LP_IO_LP_GPIO4_FUN_WPD_S) 889 #define LP_IO_LP_GPIO4_FUN_WPD_V 0x00000001U 890 #define LP_IO_LP_GPIO4_FUN_WPD_S 7 891 /** LP_IO_LP_GPIO4_FUN_WPU : R/W; bitpos: [8]; default: 0; 892 * need des 893 */ 894 #define LP_IO_LP_GPIO4_FUN_WPU (BIT(8)) 895 #define LP_IO_LP_GPIO4_FUN_WPU_M (LP_IO_LP_GPIO4_FUN_WPU_V << LP_IO_LP_GPIO4_FUN_WPU_S) 896 #define LP_IO_LP_GPIO4_FUN_WPU_V 0x00000001U 897 #define LP_IO_LP_GPIO4_FUN_WPU_S 8 898 /** LP_IO_LP_GPIO4_FUN_IE : R/W; bitpos: [9]; default: 0; 899 * need des 900 */ 901 #define LP_IO_LP_GPIO4_FUN_IE (BIT(9)) 902 #define LP_IO_LP_GPIO4_FUN_IE_M (LP_IO_LP_GPIO4_FUN_IE_V << LP_IO_LP_GPIO4_FUN_IE_S) 903 #define LP_IO_LP_GPIO4_FUN_IE_V 0x00000001U 904 #define LP_IO_LP_GPIO4_FUN_IE_S 9 905 /** LP_IO_LP_GPIO4_FUN_DRV : R/W; bitpos: [11:10]; default: 0; 906 * need des 907 */ 908 #define LP_IO_LP_GPIO4_FUN_DRV 0x00000003U 909 #define LP_IO_LP_GPIO4_FUN_DRV_M (LP_IO_LP_GPIO4_FUN_DRV_V << LP_IO_LP_GPIO4_FUN_DRV_S) 910 #define LP_IO_LP_GPIO4_FUN_DRV_V 0x00000003U 911 #define LP_IO_LP_GPIO4_FUN_DRV_S 10 912 /** LP_IO_LP_GPIO4_MCU_SEL : R/W; bitpos: [14:12]; default: 0; 913 * need des 914 */ 915 #define LP_IO_LP_GPIO4_MCU_SEL 0x00000007U 916 #define LP_IO_LP_GPIO4_MCU_SEL_M (LP_IO_LP_GPIO4_MCU_SEL_V << LP_IO_LP_GPIO4_MCU_SEL_S) 917 #define LP_IO_LP_GPIO4_MCU_SEL_V 0x00000007U 918 #define LP_IO_LP_GPIO4_MCU_SEL_S 12 919 920 /** LP_IO_GPIO5_REG register 921 * need des 922 */ 923 #define LP_IO_GPIO5_REG (DR_REG_LP_IO_BASE + 0x5c) 924 /** LP_IO_LP_GPIO5_MCU_OE : R/W; bitpos: [0]; default: 0; 925 * need des 926 */ 927 #define LP_IO_LP_GPIO5_MCU_OE (BIT(0)) 928 #define LP_IO_LP_GPIO5_MCU_OE_M (LP_IO_LP_GPIO5_MCU_OE_V << LP_IO_LP_GPIO5_MCU_OE_S) 929 #define LP_IO_LP_GPIO5_MCU_OE_V 0x00000001U 930 #define LP_IO_LP_GPIO5_MCU_OE_S 0 931 /** LP_IO_LP_GPIO5_SLP_SEL : R/W; bitpos: [1]; default: 0; 932 * need des 933 */ 934 #define LP_IO_LP_GPIO5_SLP_SEL (BIT(1)) 935 #define LP_IO_LP_GPIO5_SLP_SEL_M (LP_IO_LP_GPIO5_SLP_SEL_V << LP_IO_LP_GPIO5_SLP_SEL_S) 936 #define LP_IO_LP_GPIO5_SLP_SEL_V 0x00000001U 937 #define LP_IO_LP_GPIO5_SLP_SEL_S 1 938 /** LP_IO_LP_GPIO5_MCU_WPD : R/W; bitpos: [2]; default: 0; 939 * need des 940 */ 941 #define LP_IO_LP_GPIO5_MCU_WPD (BIT(2)) 942 #define LP_IO_LP_GPIO5_MCU_WPD_M (LP_IO_LP_GPIO5_MCU_WPD_V << LP_IO_LP_GPIO5_MCU_WPD_S) 943 #define LP_IO_LP_GPIO5_MCU_WPD_V 0x00000001U 944 #define LP_IO_LP_GPIO5_MCU_WPD_S 2 945 /** LP_IO_LP_GPIO5_MCU_WPU : R/W; bitpos: [3]; default: 0; 946 * need des 947 */ 948 #define LP_IO_LP_GPIO5_MCU_WPU (BIT(3)) 949 #define LP_IO_LP_GPIO5_MCU_WPU_M (LP_IO_LP_GPIO5_MCU_WPU_V << LP_IO_LP_GPIO5_MCU_WPU_S) 950 #define LP_IO_LP_GPIO5_MCU_WPU_V 0x00000001U 951 #define LP_IO_LP_GPIO5_MCU_WPU_S 3 952 /** LP_IO_LP_GPIO5_MCU_IE : R/W; bitpos: [4]; default: 0; 953 * need des 954 */ 955 #define LP_IO_LP_GPIO5_MCU_IE (BIT(4)) 956 #define LP_IO_LP_GPIO5_MCU_IE_M (LP_IO_LP_GPIO5_MCU_IE_V << LP_IO_LP_GPIO5_MCU_IE_S) 957 #define LP_IO_LP_GPIO5_MCU_IE_V 0x00000001U 958 #define LP_IO_LP_GPIO5_MCU_IE_S 4 959 /** LP_IO_LP_GPIO5_MCU_DRV : R/W; bitpos: [6:5]; default: 0; 960 * need des 961 */ 962 #define LP_IO_LP_GPIO5_MCU_DRV 0x00000003U 963 #define LP_IO_LP_GPIO5_MCU_DRV_M (LP_IO_LP_GPIO5_MCU_DRV_V << LP_IO_LP_GPIO5_MCU_DRV_S) 964 #define LP_IO_LP_GPIO5_MCU_DRV_V 0x00000003U 965 #define LP_IO_LP_GPIO5_MCU_DRV_S 5 966 /** LP_IO_LP_GPIO5_FUN_WPD : R/W; bitpos: [7]; default: 0; 967 * need des 968 */ 969 #define LP_IO_LP_GPIO5_FUN_WPD (BIT(7)) 970 #define LP_IO_LP_GPIO5_FUN_WPD_M (LP_IO_LP_GPIO5_FUN_WPD_V << LP_IO_LP_GPIO5_FUN_WPD_S) 971 #define LP_IO_LP_GPIO5_FUN_WPD_V 0x00000001U 972 #define LP_IO_LP_GPIO5_FUN_WPD_S 7 973 /** LP_IO_LP_GPIO5_FUN_WPU : R/W; bitpos: [8]; default: 0; 974 * need des 975 */ 976 #define LP_IO_LP_GPIO5_FUN_WPU (BIT(8)) 977 #define LP_IO_LP_GPIO5_FUN_WPU_M (LP_IO_LP_GPIO5_FUN_WPU_V << LP_IO_LP_GPIO5_FUN_WPU_S) 978 #define LP_IO_LP_GPIO5_FUN_WPU_V 0x00000001U 979 #define LP_IO_LP_GPIO5_FUN_WPU_S 8 980 /** LP_IO_LP_GPIO5_FUN_IE : R/W; bitpos: [9]; default: 0; 981 * need des 982 */ 983 #define LP_IO_LP_GPIO5_FUN_IE (BIT(9)) 984 #define LP_IO_LP_GPIO5_FUN_IE_M (LP_IO_LP_GPIO5_FUN_IE_V << LP_IO_LP_GPIO5_FUN_IE_S) 985 #define LP_IO_LP_GPIO5_FUN_IE_V 0x00000001U 986 #define LP_IO_LP_GPIO5_FUN_IE_S 9 987 /** LP_IO_LP_GPIO5_FUN_DRV : R/W; bitpos: [11:10]; default: 0; 988 * need des 989 */ 990 #define LP_IO_LP_GPIO5_FUN_DRV 0x00000003U 991 #define LP_IO_LP_GPIO5_FUN_DRV_M (LP_IO_LP_GPIO5_FUN_DRV_V << LP_IO_LP_GPIO5_FUN_DRV_S) 992 #define LP_IO_LP_GPIO5_FUN_DRV_V 0x00000003U 993 #define LP_IO_LP_GPIO5_FUN_DRV_S 10 994 /** LP_IO_LP_GPIO5_MCU_SEL : R/W; bitpos: [14:12]; default: 0; 995 * need des 996 */ 997 #define LP_IO_LP_GPIO5_MCU_SEL 0x00000007U 998 #define LP_IO_LP_GPIO5_MCU_SEL_M (LP_IO_LP_GPIO5_MCU_SEL_V << LP_IO_LP_GPIO5_MCU_SEL_S) 999 #define LP_IO_LP_GPIO5_MCU_SEL_V 0x00000007U 1000 #define LP_IO_LP_GPIO5_MCU_SEL_S 12 1001 1002 /** LP_IO_GPIO6_REG register 1003 * need des 1004 */ 1005 #define LP_IO_GPIO6_REG (DR_REG_LP_IO_BASE + 0x60) 1006 /** LP_IO_LP_GPIO6_MCU_OE : R/W; bitpos: [0]; default: 0; 1007 * need des 1008 */ 1009 #define LP_IO_LP_GPIO6_MCU_OE (BIT(0)) 1010 #define LP_IO_LP_GPIO6_MCU_OE_M (LP_IO_LP_GPIO6_MCU_OE_V << LP_IO_LP_GPIO6_MCU_OE_S) 1011 #define LP_IO_LP_GPIO6_MCU_OE_V 0x00000001U 1012 #define LP_IO_LP_GPIO6_MCU_OE_S 0 1013 /** LP_IO_LP_GPIO6_SLP_SEL : R/W; bitpos: [1]; default: 0; 1014 * need des 1015 */ 1016 #define LP_IO_LP_GPIO6_SLP_SEL (BIT(1)) 1017 #define LP_IO_LP_GPIO6_SLP_SEL_M (LP_IO_LP_GPIO6_SLP_SEL_V << LP_IO_LP_GPIO6_SLP_SEL_S) 1018 #define LP_IO_LP_GPIO6_SLP_SEL_V 0x00000001U 1019 #define LP_IO_LP_GPIO6_SLP_SEL_S 1 1020 /** LP_IO_LP_GPIO6_MCU_WPD : R/W; bitpos: [2]; default: 0; 1021 * need des 1022 */ 1023 #define LP_IO_LP_GPIO6_MCU_WPD (BIT(2)) 1024 #define LP_IO_LP_GPIO6_MCU_WPD_M (LP_IO_LP_GPIO6_MCU_WPD_V << LP_IO_LP_GPIO6_MCU_WPD_S) 1025 #define LP_IO_LP_GPIO6_MCU_WPD_V 0x00000001U 1026 #define LP_IO_LP_GPIO6_MCU_WPD_S 2 1027 /** LP_IO_LP_GPIO6_MCU_WPU : R/W; bitpos: [3]; default: 0; 1028 * need des 1029 */ 1030 #define LP_IO_LP_GPIO6_MCU_WPU (BIT(3)) 1031 #define LP_IO_LP_GPIO6_MCU_WPU_M (LP_IO_LP_GPIO6_MCU_WPU_V << LP_IO_LP_GPIO6_MCU_WPU_S) 1032 #define LP_IO_LP_GPIO6_MCU_WPU_V 0x00000001U 1033 #define LP_IO_LP_GPIO6_MCU_WPU_S 3 1034 /** LP_IO_LP_GPIO6_MCU_IE : R/W; bitpos: [4]; default: 0; 1035 * need des 1036 */ 1037 #define LP_IO_LP_GPIO6_MCU_IE (BIT(4)) 1038 #define LP_IO_LP_GPIO6_MCU_IE_M (LP_IO_LP_GPIO6_MCU_IE_V << LP_IO_LP_GPIO6_MCU_IE_S) 1039 #define LP_IO_LP_GPIO6_MCU_IE_V 0x00000001U 1040 #define LP_IO_LP_GPIO6_MCU_IE_S 4 1041 /** LP_IO_LP_GPIO6_MCU_DRV : R/W; bitpos: [6:5]; default: 0; 1042 * need des 1043 */ 1044 #define LP_IO_LP_GPIO6_MCU_DRV 0x00000003U 1045 #define LP_IO_LP_GPIO6_MCU_DRV_M (LP_IO_LP_GPIO6_MCU_DRV_V << LP_IO_LP_GPIO6_MCU_DRV_S) 1046 #define LP_IO_LP_GPIO6_MCU_DRV_V 0x00000003U 1047 #define LP_IO_LP_GPIO6_MCU_DRV_S 5 1048 /** LP_IO_LP_GPIO6_FUN_WPD : R/W; bitpos: [7]; default: 0; 1049 * need des 1050 */ 1051 #define LP_IO_LP_GPIO6_FUN_WPD (BIT(7)) 1052 #define LP_IO_LP_GPIO6_FUN_WPD_M (LP_IO_LP_GPIO6_FUN_WPD_V << LP_IO_LP_GPIO6_FUN_WPD_S) 1053 #define LP_IO_LP_GPIO6_FUN_WPD_V 0x00000001U 1054 #define LP_IO_LP_GPIO6_FUN_WPD_S 7 1055 /** LP_IO_LP_GPIO6_FUN_WPU : R/W; bitpos: [8]; default: 0; 1056 * need des 1057 */ 1058 #define LP_IO_LP_GPIO6_FUN_WPU (BIT(8)) 1059 #define LP_IO_LP_GPIO6_FUN_WPU_M (LP_IO_LP_GPIO6_FUN_WPU_V << LP_IO_LP_GPIO6_FUN_WPU_S) 1060 #define LP_IO_LP_GPIO6_FUN_WPU_V 0x00000001U 1061 #define LP_IO_LP_GPIO6_FUN_WPU_S 8 1062 /** LP_IO_LP_GPIO6_FUN_IE : R/W; bitpos: [9]; default: 0; 1063 * need des 1064 */ 1065 #define LP_IO_LP_GPIO6_FUN_IE (BIT(9)) 1066 #define LP_IO_LP_GPIO6_FUN_IE_M (LP_IO_LP_GPIO6_FUN_IE_V << LP_IO_LP_GPIO6_FUN_IE_S) 1067 #define LP_IO_LP_GPIO6_FUN_IE_V 0x00000001U 1068 #define LP_IO_LP_GPIO6_FUN_IE_S 9 1069 /** LP_IO_LP_GPIO6_FUN_DRV : R/W; bitpos: [11:10]; default: 0; 1070 * need des 1071 */ 1072 #define LP_IO_LP_GPIO6_FUN_DRV 0x00000003U 1073 #define LP_IO_LP_GPIO6_FUN_DRV_M (LP_IO_LP_GPIO6_FUN_DRV_V << LP_IO_LP_GPIO6_FUN_DRV_S) 1074 #define LP_IO_LP_GPIO6_FUN_DRV_V 0x00000003U 1075 #define LP_IO_LP_GPIO6_FUN_DRV_S 10 1076 /** LP_IO_LP_GPIO6_MCU_SEL : R/W; bitpos: [14:12]; default: 0; 1077 * need des 1078 */ 1079 #define LP_IO_LP_GPIO6_MCU_SEL 0x00000007U 1080 #define LP_IO_LP_GPIO6_MCU_SEL_M (LP_IO_LP_GPIO6_MCU_SEL_V << LP_IO_LP_GPIO6_MCU_SEL_S) 1081 #define LP_IO_LP_GPIO6_MCU_SEL_V 0x00000007U 1082 #define LP_IO_LP_GPIO6_MCU_SEL_S 12 1083 1084 /** LP_IO_GPIO7_REG register 1085 * need des 1086 */ 1087 #define LP_IO_GPIO7_REG (DR_REG_LP_IO_BASE + 0x64) 1088 /** LP_IO_LP_GPIO7_MCU_OE : R/W; bitpos: [0]; default: 0; 1089 * need des 1090 */ 1091 #define LP_IO_LP_GPIO7_MCU_OE (BIT(0)) 1092 #define LP_IO_LP_GPIO7_MCU_OE_M (LP_IO_LP_GPIO7_MCU_OE_V << LP_IO_LP_GPIO7_MCU_OE_S) 1093 #define LP_IO_LP_GPIO7_MCU_OE_V 0x00000001U 1094 #define LP_IO_LP_GPIO7_MCU_OE_S 0 1095 /** LP_IO_LP_GPIO7_SLP_SEL : R/W; bitpos: [1]; default: 0; 1096 * need des 1097 */ 1098 #define LP_IO_LP_GPIO7_SLP_SEL (BIT(1)) 1099 #define LP_IO_LP_GPIO7_SLP_SEL_M (LP_IO_LP_GPIO7_SLP_SEL_V << LP_IO_LP_GPIO7_SLP_SEL_S) 1100 #define LP_IO_LP_GPIO7_SLP_SEL_V 0x00000001U 1101 #define LP_IO_LP_GPIO7_SLP_SEL_S 1 1102 /** LP_IO_LP_GPIO7_MCU_WPD : R/W; bitpos: [2]; default: 0; 1103 * need des 1104 */ 1105 #define LP_IO_LP_GPIO7_MCU_WPD (BIT(2)) 1106 #define LP_IO_LP_GPIO7_MCU_WPD_M (LP_IO_LP_GPIO7_MCU_WPD_V << LP_IO_LP_GPIO7_MCU_WPD_S) 1107 #define LP_IO_LP_GPIO7_MCU_WPD_V 0x00000001U 1108 #define LP_IO_LP_GPIO7_MCU_WPD_S 2 1109 /** LP_IO_LP_GPIO7_MCU_WPU : R/W; bitpos: [3]; default: 0; 1110 * need des 1111 */ 1112 #define LP_IO_LP_GPIO7_MCU_WPU (BIT(3)) 1113 #define LP_IO_LP_GPIO7_MCU_WPU_M (LP_IO_LP_GPIO7_MCU_WPU_V << LP_IO_LP_GPIO7_MCU_WPU_S) 1114 #define LP_IO_LP_GPIO7_MCU_WPU_V 0x00000001U 1115 #define LP_IO_LP_GPIO7_MCU_WPU_S 3 1116 /** LP_IO_LP_GPIO7_MCU_IE : R/W; bitpos: [4]; default: 0; 1117 * need des 1118 */ 1119 #define LP_IO_LP_GPIO7_MCU_IE (BIT(4)) 1120 #define LP_IO_LP_GPIO7_MCU_IE_M (LP_IO_LP_GPIO7_MCU_IE_V << LP_IO_LP_GPIO7_MCU_IE_S) 1121 #define LP_IO_LP_GPIO7_MCU_IE_V 0x00000001U 1122 #define LP_IO_LP_GPIO7_MCU_IE_S 4 1123 /** LP_IO_LP_GPIO7_MCU_DRV : R/W; bitpos: [6:5]; default: 0; 1124 * need des 1125 */ 1126 #define LP_IO_LP_GPIO7_MCU_DRV 0x00000003U 1127 #define LP_IO_LP_GPIO7_MCU_DRV_M (LP_IO_LP_GPIO7_MCU_DRV_V << LP_IO_LP_GPIO7_MCU_DRV_S) 1128 #define LP_IO_LP_GPIO7_MCU_DRV_V 0x00000003U 1129 #define LP_IO_LP_GPIO7_MCU_DRV_S 5 1130 /** LP_IO_LP_GPIO7_FUN_WPD : R/W; bitpos: [7]; default: 0; 1131 * need des 1132 */ 1133 #define LP_IO_LP_GPIO7_FUN_WPD (BIT(7)) 1134 #define LP_IO_LP_GPIO7_FUN_WPD_M (LP_IO_LP_GPIO7_FUN_WPD_V << LP_IO_LP_GPIO7_FUN_WPD_S) 1135 #define LP_IO_LP_GPIO7_FUN_WPD_V 0x00000001U 1136 #define LP_IO_LP_GPIO7_FUN_WPD_S 7 1137 /** LP_IO_LP_GPIO7_FUN_WPU : R/W; bitpos: [8]; default: 0; 1138 * need des 1139 */ 1140 #define LP_IO_LP_GPIO7_FUN_WPU (BIT(8)) 1141 #define LP_IO_LP_GPIO7_FUN_WPU_M (LP_IO_LP_GPIO7_FUN_WPU_V << LP_IO_LP_GPIO7_FUN_WPU_S) 1142 #define LP_IO_LP_GPIO7_FUN_WPU_V 0x00000001U 1143 #define LP_IO_LP_GPIO7_FUN_WPU_S 8 1144 /** LP_IO_LP_GPIO7_FUN_IE : R/W; bitpos: [9]; default: 0; 1145 * need des 1146 */ 1147 #define LP_IO_LP_GPIO7_FUN_IE (BIT(9)) 1148 #define LP_IO_LP_GPIO7_FUN_IE_M (LP_IO_LP_GPIO7_FUN_IE_V << LP_IO_LP_GPIO7_FUN_IE_S) 1149 #define LP_IO_LP_GPIO7_FUN_IE_V 0x00000001U 1150 #define LP_IO_LP_GPIO7_FUN_IE_S 9 1151 /** LP_IO_LP_GPIO7_FUN_DRV : R/W; bitpos: [11:10]; default: 0; 1152 * need des 1153 */ 1154 #define LP_IO_LP_GPIO7_FUN_DRV 0x00000003U 1155 #define LP_IO_LP_GPIO7_FUN_DRV_M (LP_IO_LP_GPIO7_FUN_DRV_V << LP_IO_LP_GPIO7_FUN_DRV_S) 1156 #define LP_IO_LP_GPIO7_FUN_DRV_V 0x00000003U 1157 #define LP_IO_LP_GPIO7_FUN_DRV_S 10 1158 /** LP_IO_LP_GPIO7_MCU_SEL : R/W; bitpos: [14:12]; default: 0; 1159 * need des 1160 */ 1161 #define LP_IO_LP_GPIO7_MCU_SEL 0x00000007U 1162 #define LP_IO_LP_GPIO7_MCU_SEL_M (LP_IO_LP_GPIO7_MCU_SEL_V << LP_IO_LP_GPIO7_MCU_SEL_S) 1163 #define LP_IO_LP_GPIO7_MCU_SEL_V 0x00000007U 1164 #define LP_IO_LP_GPIO7_MCU_SEL_S 12 1165 1166 /** LP_IO_STATUS_INTERRUPT_REG register 1167 * need des 1168 */ 1169 #define LP_IO_STATUS_INTERRUPT_REG (DR_REG_LP_IO_BASE + 0x68) 1170 /** LP_IO_LP_GPIO_STATUS_INTERRUPT_NEXT : RO; bitpos: [7:0]; default: 0; 1171 * need des 1172 */ 1173 #define LP_IO_LP_GPIO_STATUS_INTERRUPT_NEXT 0x000000FFU 1174 #define LP_IO_LP_GPIO_STATUS_INTERRUPT_NEXT_M (LP_IO_LP_GPIO_STATUS_INTERRUPT_NEXT_V << LP_IO_LP_GPIO_STATUS_INTERRUPT_NEXT_S) 1175 #define LP_IO_LP_GPIO_STATUS_INTERRUPT_NEXT_V 0x000000FFU 1176 #define LP_IO_LP_GPIO_STATUS_INTERRUPT_NEXT_S 0 1177 1178 /** LP_IO_DEBUG_SEL0_REG register 1179 * need des 1180 */ 1181 #define LP_IO_DEBUG_SEL0_REG (DR_REG_LP_IO_BASE + 0x6c) 1182 /** LP_IO_LP_DEBUG_SEL0 : R/W; bitpos: [6:0]; default: 0; 1183 * need des 1184 */ 1185 #define LP_IO_LP_DEBUG_SEL0 0x0000007FU 1186 #define LP_IO_LP_DEBUG_SEL0_M (LP_IO_LP_DEBUG_SEL0_V << LP_IO_LP_DEBUG_SEL0_S) 1187 #define LP_IO_LP_DEBUG_SEL0_V 0x0000007FU 1188 #define LP_IO_LP_DEBUG_SEL0_S 0 1189 /** LP_IO_LP_DEBUG_SEL1 : R/W; bitpos: [13:7]; default: 0; 1190 * need des 1191 */ 1192 #define LP_IO_LP_DEBUG_SEL1 0x0000007FU 1193 #define LP_IO_LP_DEBUG_SEL1_M (LP_IO_LP_DEBUG_SEL1_V << LP_IO_LP_DEBUG_SEL1_S) 1194 #define LP_IO_LP_DEBUG_SEL1_V 0x0000007FU 1195 #define LP_IO_LP_DEBUG_SEL1_S 7 1196 /** LP_IO_LP_DEBUG_SEL2 : R/W; bitpos: [20:14]; default: 0; 1197 * need des 1198 */ 1199 #define LP_IO_LP_DEBUG_SEL2 0x0000007FU 1200 #define LP_IO_LP_DEBUG_SEL2_M (LP_IO_LP_DEBUG_SEL2_V << LP_IO_LP_DEBUG_SEL2_S) 1201 #define LP_IO_LP_DEBUG_SEL2_V 0x0000007FU 1202 #define LP_IO_LP_DEBUG_SEL2_S 14 1203 /** LP_IO_LP_DEBUG_SEL3 : R/W; bitpos: [27:21]; default: 0; 1204 * need des 1205 */ 1206 #define LP_IO_LP_DEBUG_SEL3 0x0000007FU 1207 #define LP_IO_LP_DEBUG_SEL3_M (LP_IO_LP_DEBUG_SEL3_V << LP_IO_LP_DEBUG_SEL3_S) 1208 #define LP_IO_LP_DEBUG_SEL3_V 0x0000007FU 1209 #define LP_IO_LP_DEBUG_SEL3_S 21 1210 1211 /** LP_IO_DEBUG_SEL1_REG register 1212 * need des 1213 */ 1214 #define LP_IO_DEBUG_SEL1_REG (DR_REG_LP_IO_BASE + 0x70) 1215 /** LP_IO_LP_DEBUG_SEL4 : R/W; bitpos: [6:0]; default: 0; 1216 * need des 1217 */ 1218 #define LP_IO_LP_DEBUG_SEL4 0x0000007FU 1219 #define LP_IO_LP_DEBUG_SEL4_M (LP_IO_LP_DEBUG_SEL4_V << LP_IO_LP_DEBUG_SEL4_S) 1220 #define LP_IO_LP_DEBUG_SEL4_V 0x0000007FU 1221 #define LP_IO_LP_DEBUG_SEL4_S 0 1222 1223 /** LP_IO_LPI2C_REG register 1224 * need des 1225 */ 1226 #define LP_IO_LPI2C_REG (DR_REG_LP_IO_BASE + 0x74) 1227 /** LP_IO_LP_I2C_SDA_IE : R/W; bitpos: [30]; default: 1; 1228 * need des 1229 */ 1230 #define LP_IO_LP_I2C_SDA_IE (BIT(30)) 1231 #define LP_IO_LP_I2C_SDA_IE_M (LP_IO_LP_I2C_SDA_IE_V << LP_IO_LP_I2C_SDA_IE_S) 1232 #define LP_IO_LP_I2C_SDA_IE_V 0x00000001U 1233 #define LP_IO_LP_I2C_SDA_IE_S 30 1234 /** LP_IO_LP_I2C_SCL_IE : R/W; bitpos: [31]; default: 1; 1235 * need des 1236 */ 1237 #define LP_IO_LP_I2C_SCL_IE (BIT(31)) 1238 #define LP_IO_LP_I2C_SCL_IE_M (LP_IO_LP_I2C_SCL_IE_V << LP_IO_LP_I2C_SCL_IE_S) 1239 #define LP_IO_LP_I2C_SCL_IE_V 0x00000001U 1240 #define LP_IO_LP_I2C_SCL_IE_S 31 1241 1242 /** LP_IO_DATE_REG register 1243 * need des 1244 */ 1245 #define LP_IO_DATE_REG (DR_REG_LP_IO_BASE + 0x3fc) 1246 /** LP_IO_LP_IO_DATE : R/W; bitpos: [30:0]; default: 35660032; 1247 * need des 1248 */ 1249 #define LP_IO_LP_IO_DATE 0x7FFFFFFFU 1250 #define LP_IO_LP_IO_DATE_M (LP_IO_LP_IO_DATE_V << LP_IO_LP_IO_DATE_S) 1251 #define LP_IO_LP_IO_DATE_V 0x7FFFFFFFU 1252 #define LP_IO_LP_IO_DATE_S 0 1253 /** LP_IO_CLK_EN : R/W; bitpos: [31]; default: 0; 1254 * need des 1255 */ 1256 #define LP_IO_CLK_EN (BIT(31)) 1257 #define LP_IO_CLK_EN_M (LP_IO_CLK_EN_V << LP_IO_CLK_EN_S) 1258 #define LP_IO_CLK_EN_V 0x00000001U 1259 #define LP_IO_CLK_EN_S 31 1260 1261 #ifdef __cplusplus 1262 } 1263 #endif 1264
