Searched refs:DR_REG_GPIO_SD_BASE (Results 1 – 7 of 7) sorted by relevance
11 #define GPIO_SIGMADELTA0_REG (DR_REG_GPIO_SD_BASE + 0x0000)25 #define GPIO_SIGMADELTA1_REG (DR_REG_GPIO_SD_BASE + 0x0004)39 #define GPIO_SIGMADELTA2_REG (DR_REG_GPIO_SD_BASE + 0x0008)53 #define GPIO_SIGMADELTA3_REG (DR_REG_GPIO_SD_BASE + 0x000c)67 #define GPIO_SIGMADELTA4_REG (DR_REG_GPIO_SD_BASE + 0x0010)81 #define GPIO_SIGMADELTA5_REG (DR_REG_GPIO_SD_BASE + 0x0014)95 #define GPIO_SIGMADELTA6_REG (DR_REG_GPIO_SD_BASE + 0x0018)109 #define GPIO_SIGMADELTA7_REG (DR_REG_GPIO_SD_BASE + 0x001c)123 #define GPIO_SIGMADELTA_CG_REG (DR_REG_GPIO_SD_BASE + 0x0020)131 #define GPIO_SIGMADELTA_MISC_REG (DR_REG_GPIO_SD_BASE + 0x0024)[all …]
17 #define DR_REG_GPIO_SD_BASE 0x3ff44f00 macro
15 #define GPIO_SIGMADELTA0_REG (DR_REG_GPIO_SD_BASE + 0x0)29 #define GPIO_SIGMADELTA1_REG (DR_REG_GPIO_SD_BASE + 0x4)43 #define GPIO_SIGMADELTA2_REG (DR_REG_GPIO_SD_BASE + 0x8)57 #define GPIO_SIGMADELTA3_REG (DR_REG_GPIO_SD_BASE + 0xC)71 #define GPIO_SIGMADELTA4_REG (DR_REG_GPIO_SD_BASE + 0x10)85 #define GPIO_SIGMADELTA5_REG (DR_REG_GPIO_SD_BASE + 0x14)99 #define GPIO_SIGMADELTA6_REG (DR_REG_GPIO_SD_BASE + 0x18)113 #define GPIO_SIGMADELTA7_REG (DR_REG_GPIO_SD_BASE + 0x1C)127 #define GPIO_SIGMADELTA_CG_REG (DR_REG_GPIO_SD_BASE + 0x20)135 #define GPIO_SIGMADELTA_MISC_REG (DR_REG_GPIO_SD_BASE + 0x24)[all …]
10 #define DR_REG_GPIO_SD_BASE 0x60004f00 macro
14 #define GPIO_SIGMADELTA0_REG (DR_REG_GPIO_SD_BASE + 0x0000)28 #define GPIO_SIGMADELTA1_REG (DR_REG_GPIO_SD_BASE + 0x0004)42 #define GPIO_SIGMADELTA2_REG (DR_REG_GPIO_SD_BASE + 0x0008)56 #define GPIO_SIGMADELTA3_REG (DR_REG_GPIO_SD_BASE + 0x000c)70 #define GPIO_SIGMADELTA4_REG (DR_REG_GPIO_SD_BASE + 0x0010)84 #define GPIO_SIGMADELTA5_REG (DR_REG_GPIO_SD_BASE + 0x0014)98 #define GPIO_SIGMADELTA6_REG (DR_REG_GPIO_SD_BASE + 0x0018)112 #define GPIO_SIGMADELTA7_REG (DR_REG_GPIO_SD_BASE + 0x001c)126 #define GPIO_SIGMADELTA_CG_REG (DR_REG_GPIO_SD_BASE + 0x0020)134 #define GPIO_SIGMADELTA_MISC_REG (DR_REG_GPIO_SD_BASE + 0x0024)[all …]
27 #define DR_REG_GPIO_SD_BASE 0x3f404f00 macro
14 #define GPIO_SIGMADELTA0_REG (DR_REG_GPIO_SD_BASE + 0x0000)28 #define GPIO_SIGMADELTA1_REG (DR_REG_GPIO_SD_BASE + 0x0004)42 #define GPIO_SIGMADELTA2_REG (DR_REG_GPIO_SD_BASE + 0x0008)56 #define GPIO_SIGMADELTA3_REG (DR_REG_GPIO_SD_BASE + 0x000c)70 #define GPIO_SIGMADELTA_CG_REG (DR_REG_GPIO_SD_BASE + 0x0020)78 #define GPIO_SIGMADELTA_MISC_REG (DR_REG_GPIO_SD_BASE + 0x0024)92 #define GPIO_SIGMADELTA_VERSION_REG (DR_REG_GPIO_SD_BASE + 0x0028)
