Home
last modified time | relevance | path

Searched refs:DPORT_PMS_PRO_IRAM0_4_REG (Results 1 – 3 of 3) sorted by relevance

/hal_espressif-3.6.0/components/hal/esp32s3/include/hal/
Dmemprot_ll.h67 DPORT_SET_PERI_REG_MASK( DPORT_PMS_PRO_IRAM0_4_REG, DPORT_PMS_PRO_IRAM0_ILG_EN );
69 DPORT_CLEAR_PERI_REG_MASK( DPORT_PMS_PRO_IRAM0_4_REG, DPORT_PMS_PRO_IRAM0_ILG_EN );
75 return DPORT_READ_PERI_REG(DPORT_PMS_PRO_IRAM0_4_REG);
96 return DPORT_GET_PERI_REG_MASK(DPORT_PMS_PRO_IRAM0_4_REG, DPORT_PMS_PRO_IRAM0_ILG_INTR) > 0;
101 DPORT_SET_PERI_REG_MASK(DPORT_PMS_PRO_IRAM0_4_REG, DPORT_PMS_PRO_IRAM0_ILG_CLR);
106 return DPORT_REG_GET_FIELD(DPORT_PMS_PRO_IRAM0_4_REG, DPORT_PMS_PRO_IRAM0_ILG_EN);
111 return DPORT_REG_GET_FIELD(DPORT_PMS_PRO_IRAM0_4_REG, DPORT_PMS_PRO_IRAM0_ILG_INTR);
116 return DPORT_REG_GET_FIELD(DPORT_PMS_PRO_IRAM0_4_REG, DPORT_PMS_PRO_IRAM0_ILG_CLR);
/hal_espressif-3.6.0/components/hal/esp32s2/include/hal/
Dmemprot_ll.h32 DPORT_SET_PERI_REG_MASK(DPORT_PMS_PRO_IRAM0_4_REG, DPORT_PMS_PRO_IRAM0_ILG_CLR); in memprot_ll_iram0_clear_intr()
33 DPORT_CLEAR_PERI_REG_MASK(DPORT_PMS_PRO_IRAM0_4_REG, DPORT_PMS_PRO_IRAM0_ILG_CLR); in memprot_ll_iram0_clear_intr()
44 DPORT_SET_PERI_REG_MASK(DPORT_PMS_PRO_IRAM0_4_REG, DPORT_PMS_PRO_IRAM0_ILG_EN); in memprot_ll_iram0_intr_ena()
46 DPORT_CLEAR_PERI_REG_MASK(DPORT_PMS_PRO_IRAM0_4_REG, DPORT_PMS_PRO_IRAM0_ILG_EN); in memprot_ll_iram0_intr_ena()
52 return DPORT_READ_PERI_REG(DPORT_PMS_PRO_IRAM0_4_REG); in memprot_ll_iram0_get_conf_reg()
69 return DPORT_GET_PERI_REG_MASK(DPORT_PMS_PRO_IRAM0_4_REG, DPORT_PMS_PRO_IRAM0_ILG_INTR) > 0; in memprot_ll_iram0_is_assoc_intr()
74 return DPORT_REG_GET_FIELD(DPORT_PMS_PRO_IRAM0_4_REG, DPORT_PMS_PRO_IRAM0_ILG_EN); in memprot_ll_iram0_get_intr_ena_bit()
79 return DPORT_REG_GET_FIELD(DPORT_PMS_PRO_IRAM0_4_REG, DPORT_PMS_PRO_IRAM0_ILG_INTR); in memprot_ll_iram0_get_intr_on_bit()
84 return DPORT_REG_GET_FIELD(DPORT_PMS_PRO_IRAM0_4_REG, DPORT_PMS_PRO_IRAM0_ILG_CLR); in memprot_ll_iram0_get_intr_clr_bit()
/hal_espressif-3.6.0/components/soc/esp32s2/include/soc/
Dsensitive_reg.h224 #define DPORT_PMS_PRO_IRAM0_4_REG (DR_REG_SENSITIVE_BASE + 0x020) macro