Searched refs:temp_reg1 (Results 1 – 2 of 2) sorted by relevance
| /Zephyr-latest/soc/intel/intel_adsp/cavs/ |
| D | power_down_cavs.S | 40 #define temp_reg1 a7 macro
76 m_cavs_lpsram_power_down_entire temp_reg0, temp_reg1, temp_reg2, sram_dis_loop_cnt
89 m_cavs_set_hpldo_state temp_reg0, temp_reg1, temp_reg2
110 temp_reg1,\
127 m_cavs_set_hpldo_state temp_reg0, temp_reg1, temp_reg2
131 movi temp_reg1, 0
132 s32i temp_reg1, host_base, IPC_DIPCIDD
134 movi temp_reg1, set_dx_reply
135 l32i temp_reg1, temp_reg1, 0
136 s32i temp_reg1, host_base, IPC_DIPCIDR
|
| /Zephyr-latest/soc/intel/intel_adsp/ace/ |
| D | power_down.S | 34 #define temp_reg1 a7 macro
96 m_ace_lpsram_power_down_entire temp_reg0, temp_reg1, temp_reg2, temp_reg3
106 m_ace_hpsram_power_down_entire temp_reg0, temp_reg1, temp_reg2, temp_reg3
130 movi temp_reg1, 1
131 slli temp_reg1, temp_reg1, 31
132 or temp_reg0, temp_reg0, temp_reg1
136 movi temp_reg1, 0
137 s32i temp_reg1, p_ipc_regs, 0x180
|
