Home
last modified time | relevance | path

Searched refs:STM32_CLOCK_REG_SHIFT (Results 1 – 17 of 17) sorted by relevance

/Zephyr-Core-3.4.0/include/zephyr/dt-bindings/clock/
Dstm32l1_clock.h28 #define STM32_CLOCK_REG_SHIFT 0U macro
50 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32f1_clock.h29 #define STM32_CLOCK_REG_SHIFT 0U macro
51 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32f4_clock.h41 #define STM32_CLOCK_REG_SHIFT 0U macro
63 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32c0_clock.h32 #define STM32_CLOCK_REG_SHIFT 0U macro
54 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32f0_clock.h32 #define STM32_CLOCK_REG_SHIFT 0U macro
54 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32l0_clock.h33 #define STM32_CLOCK_REG_SHIFT 0U macro
55 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32wb_clock.h41 #define STM32_CLOCK_REG_SHIFT 0U macro
63 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32wl_clock.h39 #define STM32_CLOCK_REG_SHIFT 0U macro
61 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32f3_clock.h33 #define STM32_CLOCK_REG_SHIFT 0U macro
55 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32f7_clock.h40 #define STM32_CLOCK_REG_SHIFT 0U macro
62 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32g4_clock.h41 #define STM32_CLOCK_REG_SHIFT 0U macro
63 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32g0_clock.h38 #define STM32_CLOCK_REG_SHIFT 0U macro
60 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32l4_clock.h40 #define STM32_CLOCK_REG_SHIFT 0U macro
62 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32h7_clock.h59 #define STM32_CLOCK_REG_SHIFT 0U macro
81 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32u5_clock.h50 #define STM32_CLOCK_REG_SHIFT 0U macro
72 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32h5_clock.h50 #define STM32_CLOCK_REG_SHIFT 0U macro
72 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
/Zephyr-Core-3.4.0/include/zephyr/drivers/clock_control/
Dstm32_clock_control.h409 (((clock) >> STM32_CLOCK_REG_SHIFT) & STM32_CLOCK_REG_MASK)