1 // SETTINGS FOR PHY BASED ON RADIO CONTROL LAYER (HEADER FILE) 2 // 3 // Usage Protocol stack 4 // 5 // 6 // CODE EXPORT INFORMATION 7 // This file is generated 8 // 9 // Tool name SmartRF Studio 8 10 // Tool version 0.6.0.327 INTERNAL 11 // 12 // 13 // WORKSPACE INFORMATION 14 // 15 // Workspace file srf_cli.workspace 16 // Device CC2340R5 17 // Package QFN40 5x5 RKP 18 // Revision(s) B (2.0) 19 // SDK SimpleLink LPF3 SDK 8.11.00.09 20 // Board LP-EM-CC2340R5 21 // PHY 2.4 GHz - Bluetooth 5, LE - 1 Mbps / 2 Mbps / Coded 22 // 23 // 24 // PHY PROPERTIES 25 // 26 // Run-time properties: 27 // Sub-PHY 1 Mbps 28 // Channel 17 (2440 MHz) 29 // TX output power 5.0 dBm 30 31 #ifndef RCLSETTINGS_H 32 #define RCLSETTINGS_H 33 34 #include <ti/devices/DeviceFamily.h> 35 #include <ti/drivers/rcl/LRF.h> 36 #include DeviceFamily_constructPath(inc/hw_fcfg.h) 37 38 39 // PHY features 40 #define RCL_PHY_FEATURE_SUB_PHY_1_MBPS 0x0000 41 #define RCL_PHY_FEATURE_SUB_PHY_2_MBPS 0x0001 42 #define RCL_PHY_FEATURE_SUB_PHY_CODED 0x0002 43 #define RCL_PHY_FEATURE_CODED_TX_RATE_S8 0x0000 44 #define RCL_PHY_FEATURE_CODED_TX_RATE_S2 0x0004 45 46 47 // LRF data structures 48 extern const LRF_TxShape LRF_shapeBaseGfsk067; 49 extern const LRF_TxShape LRF_shapeBaseGfsk05; 50 extern const LRF_SwConfig LRF_swConfig1Mbps; 51 extern const LRF_SwConfig LRF_swConfig2Mbps; 52 extern const LRF_TxPowerTable LRF_txPowerTable; 53 extern const LRF_Config LRF_config; 54 55 56 // SUB-PHY register field values 57 58 // Address Module Register Bit(s) Field Value (1_MBPS) Value (2_MBPS) Value (CODED) 59 // --------------------------------------------------------------------------------------------------------------------------------- 60 // 0x1090 LRFDPBE MDMCMDPAR0 [15:0] VAL 0x8007 0x800F 0x0097 61 // 0x1098 LRFDPBE MDMCMDPAR2 [15:0] VAL 0xAAAA 0xAAAA 0x3C3C 62 // 0x10A0 LRFDPBE POLY0L [15:0] VALLSB 0x0000 0x0000 0x0000 63 // 0x10A4 LRFDPBE POLY0H [15:0] VALMSB 0x2200 0x2200 0x2200 64 // 0x10A8 LRFDPBE POLY1L [15:0] VALLSB 0x5B00 0x5B00 0x5B00 65 // 0x10AC LRFDPBE POLY1H [15:0] VALMSB 0x0006 0x0006 0x0006 66 // 0x10B4 LRFDPBE FCFG0 [5] TXACOM 0x1 0x1 0x1 67 // 0x10B4 LRFDPBE FCFG0 [4] TXADEAL 0x0 0x0 0x0 68 // 0x10B4 LRFDPBE FCFG0 [1] RXACOM 0x0 0x0 0x0 69 // 0x10B4 LRFDPBE FCFG0 [0] RXADEAL 0x1 0x1 0x1 70 // 0x10B8 LRFDPBE FCFG1 [8:0] TXSTRT 0x0C4 0x0C4 0x0C4 71 // 0x10BC LRFDPBE FCFG2 [7:0] TXSIZE 0x86 0x86 0x86 72 // 0x10C0 LRFDPBE FCFG3 [8:0] RXSTRT 0x080 0x080 0x080 73 // 0x10C4 LRFDPBE FCFG4 [7:0] RXSIZE 0x44 0x44 0x44 74 // 0x10D0 LRFDPBE RXFRBTHRS [9:0] BYTES 0x004 0x004 0x004 75 // 0x10D4 LRFDPBE TXFWBTHRS [9:0] BYTES 0x002 0x002 0x002 76 // 0x10DC LRFDPBE TIMCTL [9] SRC1 0x1 0x1 0x1 77 // 0x10DC LRFDPBE TIMCTL [1] SRC0 0x1 0x1 0x1 78 // 0x10E0 LRFDPBE TIMPRE [13:8] PRE1 0x0B 0x0B 0x0B 79 // 0x10E0 LRFDPBE TIMPRE [5:0] PRE0 0x0B 0x0B 0x0B 80 // 0x20B8 LRFDMDM SYSTIMEVTMUX0 [11:6] SEL1 0x00 0x00 - 81 // 0x20B8 LRFDMDM SYSTIMEVTMUX0 [5:0] SEL0 0x15 0x15 - 82 // 0x20C0 LRFDMDM ADCDIGCONF [1] QBRANCHEN 0x1 0x1 0x1 83 // 0x20C0 LRFDMDM ADCDIGCONF [0] IBRANCHEN 0x1 0x1 0x1 84 // 0x20C8 LRFDMDM MODSYMMAP0 [7:4] SYM1 0x1 0x1 0x1 85 // 0x20C8 LRFDMDM MODSYMMAP0 [3:0] SYM0 0xF 0xF 0xF 86 // 0x20D4 LRFDMDM BAUD [15:0] RATEWORD 0x4000 0x8000 0x4000 87 // 0x20D8 LRFDMDM BAUDPRE [15:13] ALIGNVALUE 0x0 0x0 0x0 88 // 0x20D8 LRFDMDM BAUDPRE [12:8] EXTRATEWORD - - 0x00 89 // 0x20D8 LRFDMDM BAUDPRE [7:0] PRESCALER 0x0C 0x0C 0x0C 90 // 0x20DC LRFDMDM MODMAIN [3:2] FECSELECT 0x0 0x0 0x0 91 // 0x20DC LRFDMDM MODMAIN [1:0] MODLEVELS 0x0 0x0 0x0 92 // 0x20E4 LRFDMDM DEMMISC1 [1:0] CHFIBW 0x1 0x1 0x1 93 // 0x20E8 LRFDMDM DEMMISC2 [13:12] MAFCGAIN 0x0 0x0 0x1 94 // 0x20E8 LRFDMDM DEMMISC2 [11] STIMBYPASS 0x0 0x0 0x0 95 // 0x20E8 LRFDMDM DEMMISC2 [10] STIMESTONLY 0x1 0x0 - 96 // 0x20E8 LRFDMDM DEMMISC2 [9:7] STIMTEAPERIOD 0x3 0x1 0x1 97 // 0x20E8 LRFDMDM DEMMISC2 [6:4] STIMTEAGAIN 0x7 0x7 0x7 98 // 0x20E8 LRFDMDM DEMMISC2 [3] PDIFLINPREDEN 0x1 0x1 0x1 99 // 0x20E8 LRFDMDM DEMMISC2 [2] PDIFDESPECK 0x0 0x0 0x0 100 // 0x20E8 LRFDMDM DEMMISC2 [1] PDIFIQCONJEN 0x0 0x0 0x0 101 // 0x20E8 LRFDMDM DEMMISC2 [0] PDIFLIMITRANGE 0x1 0x1 0x1 102 // 0x20EC LRFDMDM DEMMISC3 [14:13] BDE2DVGA 0x0 - 0x0 103 // 0x20EC LRFDMDM DEMMISC3 [12] BDE1FILTMODE 0x1 0x1 0x1 104 // 0x20EC LRFDMDM DEMMISC3 [11:10] LQIPERIOD - - 0x1 105 // 0x20EC LRFDMDM DEMMISC3 [9:8] BDE1DVGA 0x1 - 0x1 106 // 0x20EC LRFDMDM DEMMISC3 [7] BDE1NUMSTAGES 0x1 0x1 0x1 107 // 0x20EC LRFDMDM DEMMISC3 [6:5] PDIFDECIM - - 0x0 108 // 0x20EC LRFDMDM DEMMISC3 [4:0] BDE2DECRATIO 0x02 0x01 0x02 109 // 0x20F0 LRFDMDM DEMIQMC0 [15:8] GAINFACTOR <TRIM> <TRIM> <TRIM> 110 // 0x20F0 LRFDMDM DEMIQMC0 [7:0] PHASEFACTOR <TRIM> <TRIM> <TRIM> 111 // 0x20F4 LRFDMDM DEMDSBU [15:8] DSBUAVGLENGTH 0x80 0x80 0x80 112 // 0x20F4 LRFDMDM DEMDSBU [7:0] DSBUDELAY 0x87 0x87 0x8D 113 // 0x20F8 LRFDMDM DEMCODC0 [11] ESTSEL 0x1 0x1 0x0 114 // 0x20F8 LRFDMDM DEMCODC0 [10:9] COMPSEL 0x3 0x3 0x3 115 // 0x20F8 LRFDMDM DEMCODC0 [8] IIRUSEINITIAL 0x1 0x1 0x0 116 // 0x20F8 LRFDMDM DEMCODC0 [7:5] IIRGAIN 0x2 0x3 0x7 117 // 0x20F8 LRFDMDM DEMCODC0 [4] IIREN 0x1 0x1 0x1 118 // 0x20FC LRFDMDM DEMFIDC0 [5:4] COMPSEL 0x0 0x0 0x0 119 // 0x2100 LRFDMDM DEMFEXB0 [13] OUT2PASSTHROUGH - - 0x0 120 // 0x2100 LRFDMDM DEMFEXB0 [12:11] OUT2SRCSEL - - 0x1 121 // 0x2100 LRFDMDM DEMFEXB0 [10] OUT1PASSTHROUGH 0x0 0x0 0x0 122 // 0x2100 LRFDMDM DEMFEXB0 [9:8] OUT1SRCSEL 0x2 0x2 0x2 123 // 0x2100 LRFDMDM DEMFEXB0 [5:4] B3SRCSEL 0x2 0x2 0x2 124 // 0x2100 LRFDMDM DEMFEXB0 [3:2] B2SRCSEL 0x1 0x1 0x1 125 // 0x2100 LRFDMDM DEMFEXB0 [1:0] B1SRCSEL 0x0 0x0 0x0 126 // 0x2104 LRFDMDM DEMDSXB0 [5] OUT2PASSTHROUGH 0x0 - - 127 // 0x2104 LRFDMDM DEMDSXB0 [3] OUTSRCSEL2 0x0 0x0 0x0 128 // 0x2104 LRFDMDM DEMDSXB0 [2] OUTSRCSEL1 0x1 0x1 0x1 129 // 0x2104 LRFDMDM DEMDSXB0 [1] B2SRCSEL 0x0 0x0 0x1 130 // 0x2104 LRFDMDM DEMDSXB0 [0] B1SRCSEL 0x0 0x0 0x0 131 // 0x2108 LRFDMDM DEMFIFE0 [11] FINEFOESEL 0x0 0x0 0x0 132 // 0x2108 LRFDMDM DEMFIFE0 [10:9] FOCFFSEL 0x0 0x0 0x0 133 // 0x2108 LRFDMDM DEMFIFE0 [4] IIRUSEINITIAL 0x0 0x0 0x0 134 // 0x2108 LRFDMDM DEMFIFE0 [3:1] IIRGAIN 0x2 0x2 0x6 135 // 0x2108 LRFDMDM DEMFIFE0 [0] IIREN 0x1 0x1 0x0 136 // 0x210C LRFDMDM DEMMAFI0 [15:8] C1C7 0x04 0x04 0x00 137 // 0x210C LRFDMDM DEMMAFI0 [7:0] C0C8 0x00 0x00 0x00 138 // 0x2110 LRFDMDM DEMMAFI1 [15:8] C3C5 0x7B 0x7B 0x3C 139 // 0x2110 LRFDMDM DEMMAFI1 [7:0] C2C6 0x20 0x20 0x14 140 // 0x2114 LRFDMDM DEMMAFI2 [8:0] C4 0x0C1 0x0C1 0x078 141 // 0x2118 LRFDMDM DEMC1BE0 [15:11] MASKB 0x00 0x00 0x00 142 // 0x2118 LRFDMDM DEMC1BE0 [10:6] MASKA 0x00 0x00 0x00 143 // 0x2118 LRFDMDM DEMC1BE0 [5:4] CASCCONF 0x0 0x0 0x1 144 // 0x2118 LRFDMDM DEMC1BE0 [3:0] COPYCONF 0xF 0xF 0xF 145 // 0x211C LRFDMDM DEMC1BE1 [15:8] THRESHOLDB 0x7F 0x7F 0x7F 146 // 0x211C LRFDMDM DEMC1BE1 [7:0] THRESHOLDA 0x27 0x27 0x7F 147 // 0x2120 LRFDMDM DEMC1BE2 [9:8] PEAKCONF 0x1 0x1 0x1 148 // 0x2120 LRFDMDM DEMC1BE2 [7:0] THRESHOLDC 0x7F 0x7F 0x4C 149 // 0x2124 LRFDMDM SPARE0 [15:0] VAL 0x0A18 0x0A2C 0x0A18 150 // 0x2134 LRFDMDM DEMSWQU0 [6] AUTOMAFC 0x1 0x1 - 151 // 0x2134 LRFDMDM DEMSWQU0 [4:0] REFLEN 0x1F 0x1F - 152 // 0x3080 LRFDRFE MAGNTHRCFG [1] SEL 0x0 0x0 0x0 153 // 0x3088 LRFDRFE RSSIOFFSET [7:0] VAL <TRIM> <TRIM> <TRIM> 154 // 0x3094 LRFDRFE MAGNCTL1 [12] PERMODE - - 0x1 155 // 0x3094 LRFDRFE MAGNCTL1 [11:8] SCL - - 0x3 156 // 0x3094 LRFDRFE MAGNCTL1 [7:0] PER - - 0x07 157 // 0x3098 LRFDRFE SPARE0 [15:0] VAL - - 0x34F2 158 // 0x30A0 LRFDRFE SPARE2 [15:0] VAL 0xA246 0xA357 0x0013 159 // 0x30A4 LRFDRFE SPARE3 [15:0] VAL 0x1F40 0x1F40 0x00B0 160 // 0x30A8 LRFDRFE SPARE4 [15:0] VAL 0x0000 0x0000 0x0000 161 // 0x30B0 LRFDRFE LNA [7:4] TRIM <TRIM> <TRIM> <TRIM> 162 // 0x30B0 LRFDRFE LNA [3] BIAS 0x1 0x1 0x1 163 // 0x30B0 LRFDRFE LNA [2:1] IB 0x1 0x1 0x3 164 // 0x30B4 LRFDRFE IFAMPRFLDO [15:9] TRIM <TRIM> <TRIM> <TRIM> 165 // 0x30B4 LRFDRFE IFAMPRFLDO [7:4] AAFCAP <TRIM> <TRIM> <TRIM> 166 // 0x30B4 LRFDRFE IFAMPRFLDO [3:1] IFAMPIB 0x3 0x3 0x3 167 // 0x30B8 LRFDRFE PA0 [4:0] TRIM <TRIM> <TRIM> <TRIM> 168 // 0x30C4 LRFDRFE IFADC0 [14:12] DITHERTRIM <TRIM> <TRIM> <TRIM> 169 // 0x30C4 LRFDRFE IFADC0 [11:10] DITHEREN <TRIM> <TRIM> <TRIM> 170 // 0x30C4 LRFDRFE IFADC0 [7:4] INT2ADJ <TRIM> <TRIM> <TRIM> 171 // 0x30C4 LRFDRFE IFADC0 [3:2] AAFCAP <TRIM> <TRIM> <TRIM> 172 // 0x30C8 LRFDRFE IFADC1 [15] NRZ <TRIM> <TRIM> <TRIM> 173 // 0x30C8 LRFDRFE IFADC1 [14:9] TRIM <TRIM> <TRIM> <TRIM> 174 // 0x30CC LRFDRFE IFADCLF [15:12] FF3 <TRIM> <TRIM> <TRIM> 175 // 0x30CC LRFDRFE IFADCLF [11:8] FF2 <TRIM> <TRIM> <TRIM> 176 // 0x30CC LRFDRFE IFADCLF [7:4] FF1 <TRIM> <TRIM> <TRIM> 177 // 0x30CC LRFDRFE IFADCLF [3:0] INT3 <TRIM> <TRIM> <TRIM> 178 // 0x30D0 LRFDRFE IFADCQUANT [2:0] QUANTTHR <TRIM> <TRIM> <TRIM> 179 // 0x30D4 LRFDRFE IFADCALDO [13:8] TRIMOUT <TRIM> <TRIM> <TRIM> 180 // 0x30D8 LRFDRFE IFADCDLDO [13:8] TRIMOUT <TRIM> <TRIM> <TRIM> 181 // 0x30E4 LRFDRFE ATSTREFH [14:10] IREFTRIM <TRIM> <TRIM> <TRIM> 182 // 0x30E4 LRFDRFE ATSTREFH [9] BIAS 0x1 0x1 0x1 183 // 0x30E8 LRFDRFE DCO [6:3] TAILRESTRIM <TRIM> <TRIM> <TRIM> 184 // 0x30E8 LRFDRFE DCO [0] CRSCAPCM 0x0 0x0 0x0 185 // 0x30EC LRFDRFE DIV [15] PDET 0x0 0x0 0x0 186 // 0x30EC LRFDRFE DIV [14:12] NMIREFTRIM 0x0 0x0 0x0 187 // 0x30EC LRFDRFE DIV [11:9] PMIREFTRIM 0x0 0x0 0x0 188 // 0x30EC LRFDRFE DIV [8] TXBBOOST 0x0 0x0 0x0 189 // 0x30EC LRFDRFE DIV [7] S1GFRC 0x0 0x0 0x0 190 // 0x30EC LRFDRFE DIV [6:5] BUFGAIN 0x0 0x0 0x0 191 // 0x30EC LRFDRFE DIV [4] BIAS 0x0 0x0 0x0 192 // 0x30EC LRFDRFE DIV [3] OUT 0x1 0x1 0x1 193 // 0x30EC LRFDRFE DIV [2:0] RATIO 0x0 0x0 0x0 194 // 0x30F0 LRFDRFE DIVLDO [15] SPARE15 0x0 0x0 0x0 195 // 0x30F0 LRFDRFE DIVLDO [14:8] VOUTTRIM <TRIM> <TRIM> <TRIM> 196 // 0x30F0 LRFDRFE DIVLDO [7] ITST 0x0 0x0 0x0 197 // 0x30F0 LRFDRFE DIVLDO [6:4] TMUX 0x0 0x0 0x0 198 // 0x30F0 LRFDRFE DIVLDO [3] SPARE3 0x0 0x0 0x0 199 // 0x30F0 LRFDRFE DIVLDO [2] MODE 0x0 0x0 0x0 200 // 0x30F0 LRFDRFE DIVLDO [1] BYPASS 0x0 0x0 0x0 201 // 0x30F0 LRFDRFE DIVLDO [0] CTL 0x0 0x0 0x0 202 // 0x30F4 LRFDRFE TDCLDO [14:8] VOUTTRIM <TRIM> <TRIM> <TRIM> 203 // 0x30F8 LRFDRFE DCOLDO0 [13:8] SECONDTRIM <TRIM> <TRIM> <TRIM> 204 // 0x30F8 LRFDRFE DCOLDO0 [7:4] FIRSTTRIM <TRIM> <TRIM> <TRIM> 205 // 0x30FC LRFDRFE DCOLDO1 [10] REFSRC 0x0 0x0 0x0 206 // 0x30FC LRFDRFE DCOLDO1 [9:8] DIVATST 0x0 0x0 0x0 207 // 0x3100 LRFDRFE PRE0 [13:8] PLLDIV1 0x07 0x07 0x07 208 // 0x3100 LRFDRFE PRE0 [5:0] PLLDIV0 0x06 0x06 0x06 209 // 0x3104 LRFDRFE PRE1 [5:0] HSDDC 0x00 0x00 0x00 210 // 0x3108 LRFDRFE PRE2 [15:12] MIDCALDIVLSB 0x0 0x0 0x0 211 // 0x3108 LRFDRFE PRE2 [11:6] CRSCALDIV 0x18 0x18 0x18 212 // 0x3108 LRFDRFE PRE2 [5:0] FSMDIV 0x05 0x05 0x05 213 // 0x310C LRFDRFE PRE3 [15:5] FINECALDIV 0x030 0x030 0x030 214 // 0x310C LRFDRFE PRE3 [4:0] MIDCALDIVMSB 0x03 0x03 0x03 215 // 0x3110 LRFDRFE CAL0 [14:8] FCSTART 0x40 0x40 0x40 216 // 0x3110 LRFDRFE CAL0 [3:2] TDCAVG 0x2 0x2 0x2 217 // 0x3114 LRFDRFE CAL1 [14:8] FCTOP 0x7F 0x7F 0x7F 218 // 0x3114 LRFDRFE CAL1 [6:0] FCBOT 0x00 0x00 0x00 219 // 0x3120 LRFDRFE MISC0 [13] PHCPT 0x0 0x0 0x0 220 // 0x3120 LRFDRFE MISC0 [12] TDCCALCORR 0x1 0x1 0x1 221 // 0x3120 LRFDRFE MISC0 [11] TDCMSBCORR 0x1 0x1 0x1 222 // 0x3120 LRFDRFE MISC0 [5:4] DLYCANCRS 0x2 0x2 0x2 223 // 0x3130 LRFDRFE PHEDISC [13:10] CNT 0x3 0x3 0x3 224 // 0x3130 LRFDRFE PHEDISC [9:0] THR 0x007 0x007 0x007 225 // 0x3138 LRFDRFE PLLMON0 [15:14] PHELOLCNT 0x3 0x3 0x3 226 // 0x3138 LRFDRFE PLLMON0 [13:8] PHELOLTHR 0x1F 0x1F 0x1F 227 // 0x3138 LRFDRFE PLLMON0 [6:0] FCTHR 0x7F 0x7F 0x7F 228 // 0x313C LRFDRFE PLLMON1 [12:8] PHELOCKCNT 0x04 0x04 0x04 229 // 0x313C LRFDRFE PLLMON1 [7:0] PHELOCKTHR 0x7F 0x7F 0x7F 230 // 0x3140 LRFDRFE MOD0 [12:11] SCHEME 0x3 0x3 0x3 231 // 0x3140 LRFDRFE MOD0 [10:8] SYMSHP 0x0 0x0 0x0 232 // 0x3140 LRFDRFE MOD0 [3:2] INTPFACT 0x1 0x1 0x1 233 // 0x2020 PBE_BLE5_RAM PHY [1:0] SEL 0x0 0x1 0x3 234 // 0x2022 PBE_BLE5_RAM PRETXIFS500K [15:0] VAL - - 0x0120 235 // 0x2024 PBE_BLE5_RAM PRETXIFS [15:0] VAL 0x018E 0x01B2 0x0102 236 // 0x2026 PBE_BLE5_RAM PRERXIFS [15:0] VAL 0x01AE 0x018C 0x012C 237 // 0x2028 PBE_BLE5_RAM RXTIMEOUT [15:0] VAL 0x0226 0x01C2 0x07EA 238 // 0x202A PBE_BLE5_RAM SYNTHCALTIMEOUT [15:0] VAL 0x00B4 0x00B4 0x00B4 239 // 0x202C PBE_BLE5_RAM RECALTIMEOUT [15:0] VAL 0x00B4 0x00B4 0x00B4 240 // 0x2032 PBE_BLE5_RAM FIFOCFG [8] APPENDTIMESTAMP 0x1 0x1 0x1 241 // 0x2032 PBE_BLE5_RAM FIFOCFG [7] APPENDRSSI 0x1 0x1 0x1 242 // 0x2032 PBE_BLE5_RAM FIFOCFG [6] APPENDFREQEST 0x0 0x0 0x0 243 // 0x2032 PBE_BLE5_RAM FIFOCFG [5] APPENDLQI 0x0 0x0 0x0 244 // 0x2032 PBE_BLE5_RAM FIFOCFG [4] APPENDSTATUS 0x1 0x1 0x1 245 // 0x2032 PBE_BLE5_RAM FIFOCFG [3] APPENDCRC 0x0 0x0 0x0 246 // 0x2032 PBE_BLE5_RAM FIFOCFG [2] AUTOFLUSHEMPTY 0x1 0x1 0x1 247 // 0x2032 PBE_BLE5_RAM FIFOCFG [1] AUTOFLUSHIGN 0x1 0x1 0x1 248 // 0x2032 PBE_BLE5_RAM FIFOCFG [0] AUTOFLUSHCRC 0x1 0x1 0x1 249 // 0x2036 PBE_BLE5_RAM NAKHUB [2:0] MAXNAK 0x2 0x2 0x2 250 // 0x6804 RFE_COMMON_RAM SYNTHCTL [7] CHRGFILT 0x0 0x0 0x0 251 // 0x6804 RFE_COMMON_RAM SYNTHCTL [6] VREFBP 0x0 0x0 0x0 252 // 0x6804 RFE_COMMON_RAM SYNTHCTL [5] TXWAITMOD 0x0 0x0 0x0 253 // 0x6804 RFE_COMMON_RAM SYNTHCTL [4] PHEDISC 0x1 0x1 0x1 254 // 0x6804 RFE_COMMON_RAM SYNTHCTL [3] RTRIMTST 0x0 0x0 0x0 255 // 0x6804 RFE_COMMON_RAM SYNTHCTL [2] IIR 0x0 0x0 0x0 256 // 0x6804 RFE_COMMON_RAM SYNTHCTL [1] REFDTHR 0x1 0x1 0x1 257 // 0x6804 RFE_COMMON_RAM SYNTHCTL [0] FCDEM 0x0 0x0 0x0 258 // 0x6806 RFE_COMMON_RAM TDCCAL0 [10:8] STOP 0x3 0x3 0x3 259 // 0x6808 RFE_COMMON_RAM TDCCAL1 [7:0] SUB 0x00 0x00 0x00 260 // 0x680A RFE_COMMON_RAM TDCCAL2 [5:0] AVG 0x10 0x10 0x10 261 // 0x680C RFE_COMMON_RAM TDCPLL [10:8] STOP 0x4 0x4 0x4 262 // 0x680E RFE_COMMON_RAM K1LSB [15:0] VAL 0x569B 0x569B 0x569B 263 // 0x6810 RFE_COMMON_RAM K1MSB [15:0] VAL 0x010A 0x010A 0x010A 264 // 0x6812 RFE_COMMON_RAM K2BL [15] HPM 0x0 0x0 0x0 265 // 0x6812 RFE_COMMON_RAM K2BL [14:0] VAL 0x012D 0x012D 0x012D 266 // 0x6814 RFE_COMMON_RAM K2AL [15] HPM 0x0 0x0 0x0 267 // 0x6814 RFE_COMMON_RAM K2AL [14:0] VAL 0x0034 0x0034 0x0034 268 // 0x6816 RFE_COMMON_RAM K3BL [15:0] VAL 0x132C 0x132C 0x132C 269 // 0x6818 RFE_COMMON_RAM K3AL [15:0] VAL 0x07AB 0x07AB 0x07AB 270 // 0x681A RFE_COMMON_RAM K5 [15:0] VAL 0x916F 0x916F 0x916F 271 // 0x6820 RFE_COMMON_RAM RTRIMOFF [3:0] VAL 0x0 0x0 0x0 272 // 0x6822 RFE_COMMON_RAM RTRIMMIN [3:0] VAL 0x0 0x0 0x0 273 // 0x6824 RFE_COMMON_RAM DIVI [15] PDET 0x0 0x0 0x0 274 // 0x6824 RFE_COMMON_RAM DIVI [14:12] NMIREFTRIM 0x0 0x0 0x0 275 // 0x6824 RFE_COMMON_RAM DIVI [11:9] PMIREFTRIM 0x0 0x0 0x0 276 // 0x6824 RFE_COMMON_RAM DIVI [8] TXBOOST 0x0 0x0 0x0 277 // 0x6824 RFE_COMMON_RAM DIVI [7] S1GFRC 0x0 0x0 0x0 278 // 0x6824 RFE_COMMON_RAM DIVI [6:5] BUFGAIN 0x0 0x0 0x0 279 // 0x6824 RFE_COMMON_RAM DIVI [4] BIAS 0x0 0x0 0x0 280 // 0x6824 RFE_COMMON_RAM DIVI [3] OUT 0x1 0x1 0x1 281 // 0x6824 RFE_COMMON_RAM DIVI [2:0] RATIO 0x0 0x0 0x0 282 // 0x6826 RFE_COMMON_RAM DIVF [15] PDET 0x0 0x0 0x0 283 // 0x6826 RFE_COMMON_RAM DIVF [14:12] NMIREFTRIM 0x4 0x4 0x4 284 // 0x6826 RFE_COMMON_RAM DIVF [11:9] PMIREFTRIM 0x4 0x4 0x4 285 // 0x6826 RFE_COMMON_RAM DIVF [8] TXBOOST 0x0 0x0 0x0 286 // 0x6826 RFE_COMMON_RAM DIVF [7] S1GFRC 0x0 0x0 0x0 287 // 0x6826 RFE_COMMON_RAM DIVF [6:5] BUFGAIN 0x0 0x0 0x0 288 // 0x6826 RFE_COMMON_RAM DIVF [4] BIAS 0x0 0x0 0x0 289 // 0x6826 RFE_COMMON_RAM DIVF [3] OUT 0x1 0x1 0x1 290 // 0x6826 RFE_COMMON_RAM DIVF [2:0] RATIO 0x0 0x0 0x0 291 // 0x6828 RFE_COMMON_RAM DIVLDOI [15] ITEST 0x0 0x0 0x0 292 // 0x6828 RFE_COMMON_RAM DIVLDOI [14:8] VOUTTRIM 0x00 0x00 0x00 293 // 0x6828 RFE_COMMON_RAM DIVLDOI [7] ITST 0x0 0x0 0x0 294 // 0x6828 RFE_COMMON_RAM DIVLDOI [6:4] TMUX 0x0 0x0 0x0 295 // 0x6828 RFE_COMMON_RAM DIVLDOI [2] MODE 0x0 0x0 0x0 296 // 0x6828 RFE_COMMON_RAM DIVLDOI [1] BYPASS 0x0 0x0 0x0 297 // 0x6828 RFE_COMMON_RAM DIVLDOI [0] CTL 0x0 0x0 0x0 298 // 0x682A RFE_COMMON_RAM DIVLDOF [15] ITEST 0x0 0x0 0x0 299 // 0x682A RFE_COMMON_RAM DIVLDOF [14:8] VOUTTRIM 0x00 0x00 0x00 300 // 0x682A RFE_COMMON_RAM DIVLDOF [7] ITST 0x0 0x0 0x0 301 // 0x682A RFE_COMMON_RAM DIVLDOF [6:4] TMUX 0x0 0x0 0x0 302 // 0x682A RFE_COMMON_RAM DIVLDOF [2] MODE 0x0 0x0 0x0 303 // 0x682A RFE_COMMON_RAM DIVLDOF [1] BYPASS 0x0 0x0 0x0 304 // 0x682A RFE_COMMON_RAM DIVLDOF [0] CTL 0x0 0x0 0x0 305 // 0x682C RFE_COMMON_RAM DIVLDOIOFF [6:0] VAL 0x14 0x14 0x14 306 // 0x682E RFE_COMMON_RAM LDOSETTLE [9:0] VAL 0x047 0x047 0x047 307 // 0x6830 RFE_COMMON_RAM CHRGSETTLE [9:0] VAL 0x02E 0x02E 0x02E 308 // 0x6832 RFE_COMMON_RAM DCOSETTLE [9:0] VAL 0x005 0x005 0x005 309 // 0x6834 RFE_COMMON_RAM IFAMPRFLDOTX [15:9] TRIM 0x7F 0x7F 0x7F 310 // 0x6836 RFE_COMMON_RAM IFAMPRFLDODEFAULT [15:9] TRIM 0x00 0x00 0x00 311 // 0x683E RFE_COMMON_RAM PHYRSSIOFFSET [7:0] VAL 0x50 0x4C 0x4C 312 // 0x6840 RFE_COMMON_RAM SPARE0SHADOW [15:0] VAL 0x75F8 0x55FA - 313 // 0x6842 RFE_COMMON_RAM SPARE1SHADOW [15:0] VAL 0x0045 0x0045 0x001C 314 // 0x6844 RFE_COMMON_RAM AGCINFO [0] MODE 0x0 0x0 0x1 315 316 317 // CODED TX RATE register field values 318 319 // Address Module Register Bit(s) Field Value (S8) Value (S2) 320 // --------------------------------------------------------------------------------------------------------------------------------- 321 // 0x2128 LRFDMDM SPARE1 [15:0] VAL 0x0000 0x0001 322 323 324 #endif 325
