1/*
2 * Copyright 2024-2025 NXP
3 *
4 * SPDX-License-Identifier: Apache-2.0
5 */
6
7#include <arm/armv7-m.dtsi>
8#include <mem.h>
9
10/ {
11	soc {
12		itcm: itcm@0{
13			compatible = "zephyr,memory-region", "nxp,imx-itcm";
14			reg = <0x00000000 DT_SIZE_K(256)>;
15			zephyr,memory-region = "ITCM";
16		};
17
18		dtcm: dtcm@20000000 {
19			compatible = "zephyr,memory-region", "nxp,imx-dtcm";
20			reg = <0x20000000 DT_SIZE_K(256)>;
21			zephyr,memory-region = "DTCM";
22		};
23
24		memory: memory@20484000 {
25			ranges = <0x0 0x20484000 0x10000000>;
26		};
27
28		peripheral: peripheral@40000000 {
29			ranges = <0x0 0x40000000 0x10000000>;
30		};
31
32		flexspi: spi@425e0000 {
33			reg = <0x425e0000 0x4000>, <0x28000000 DT_SIZE_M(128)>;
34		};
35
36		flexspi2: spi@445e0000 {
37			reg = <0x445e0000 0x4000>, <0x04000000 DT_SIZE_M(64)>;
38		};
39	};
40};
41
42#include <nxp/nxp_rt118x.dtsi>
43
44/ {
45	cpus {
46		/delete-node/ cpu@0;
47	};
48};
49
50&peripheral {
51	mbox1_b: mbox@4230000 {
52		compatible = "nxp,mbox-imx-mu";
53		reg = <0x4230000 0x4000>;
54		interrupts = <21 0>;
55		rx-channels = <4>;
56		#mbox-cells = <1>;
57		status = "okay";
58	};
59
60	mbox2_b: mbox@2440000 {
61		compatible = "nxp,mbox-imx-mu";
62		reg = <0x2440000 0x4000>;
63		interrupts = <22 0>;
64		rx-channels = <4>;
65		#mbox-cells = <1>;
66		status = "okay";
67	};
68};
69
70&nvic {
71	arm,num-irq-priority-bits = <4>;
72};
73
74/*
75 * GPIO pinmux options. These options define the pinmux settings
76 * for GPIO ports on the package, so that the GPIO driver can
77 * select GPIO mux options during GPIO configuration.
78 */
79
80&gpio1{
81	pinmux = <&iomuxc_aon_gpio_aon_00_gpio1_io00>,
82		<&iomuxc_aon_gpio_aon_01_gpio1_io01>,
83		<&iomuxc_aon_gpio_aon_02_gpio1_io02>,
84		<&iomuxc_aon_gpio_aon_03_gpio1_io03>,
85		<&iomuxc_aon_gpio_aon_04_gpio1_io04>,
86		<&iomuxc_aon_gpio_aon_05_gpio1_io05>,
87		<&iomuxc_aon_gpio_aon_06_gpio1_io06>,
88		<&iomuxc_aon_gpio_aon_07_gpio1_io07>,
89		<&iomuxc_aon_gpio_aon_08_gpio1_io08>,
90		<&iomuxc_aon_gpio_aon_09_gpio1_io09>,
91		<&iomuxc_aon_gpio_aon_10_gpio1_io10>,
92		<&iomuxc_aon_gpio_aon_11_gpio1_io11>,
93		<&iomuxc_aon_gpio_aon_12_gpio1_io12>,
94		<&iomuxc_aon_gpio_aon_13_gpio1_io13>,
95		<&iomuxc_aon_gpio_aon_14_gpio1_io14>,
96		<&iomuxc_aon_gpio_aon_15_gpio1_io15>,
97		<&iomuxc_aon_gpio_aon_16_gpio1_io16>,
98		<&iomuxc_aon_gpio_aon_17_gpio1_io17>,
99		<&iomuxc_aon_gpio_aon_18_gpio1_io18>,
100		<&iomuxc_aon_gpio_aon_19_gpio1_io19>,
101		<&iomuxc_aon_gpio_aon_20_gpio1_io20>,
102		<&iomuxc_aon_gpio_aon_21_gpio1_io21>,
103		<&iomuxc_aon_gpio_aon_22_gpio1_io22>,
104		<&iomuxc_aon_gpio_aon_23_gpio1_io23>,
105		<&iomuxc_aon_gpio_aon_24_gpio1_io24>,
106		<&iomuxc_aon_gpio_aon_25_gpio1_io25>,
107		<&iomuxc_aon_gpio_aon_26_gpio1_io26>,
108		<&iomuxc_aon_gpio_aon_27_gpio1_io27>;
109};
110
111&gpio2{
112	pinmux = <&iomuxc_gpio_emc_b1_00_gpio2_io00>,
113		<&iomuxc_gpio_emc_b1_01_gpio2_io01>,
114		<&iomuxc_gpio_emc_b1_02_gpio2_io02>,
115		<&iomuxc_gpio_emc_b1_03_gpio2_io03>,
116		<&iomuxc_gpio_emc_b1_04_gpio2_io04>,
117		<&iomuxc_gpio_emc_b1_05_gpio2_io05>,
118		<&iomuxc_gpio_emc_b1_06_gpio2_io06>,
119		<&iomuxc_gpio_emc_b1_07_gpio2_io07>,
120		<&iomuxc_gpio_emc_b1_08_gpio2_io08>,
121		<&iomuxc_gpio_emc_b1_09_gpio2_io09>,
122		<&iomuxc_gpio_emc_b1_10_gpio2_io10>,
123		<&iomuxc_gpio_emc_b1_11_gpio2_io11>,
124		<&iomuxc_gpio_emc_b1_12_gpio2_io12>,
125		<&iomuxc_gpio_emc_b1_13_gpio2_io13>,
126		<&iomuxc_gpio_emc_b1_14_gpio2_io14>,
127		<&iomuxc_gpio_emc_b1_15_gpio2_io15>,
128		<&iomuxc_gpio_emc_b1_16_gpio2_io16>,
129		<&iomuxc_gpio_emc_b1_17_gpio2_io17>,
130		<&iomuxc_gpio_emc_b1_18_gpio2_io18>,
131		<&iomuxc_gpio_emc_b1_19_gpio2_io19>,
132		<&iomuxc_gpio_emc_b1_20_gpio2_io20>,
133		<&iomuxc_gpio_emc_b1_21_gpio2_io21>,
134		<&iomuxc_gpio_emc_b1_22_gpio2_io22>,
135		<&iomuxc_gpio_emc_b1_23_gpio2_io23>,
136		<&iomuxc_gpio_emc_b1_24_gpio2_io24>,
137		<&iomuxc_gpio_emc_b1_25_gpio2_io25>,
138		<&iomuxc_gpio_emc_b1_26_gpio2_io26>,
139		<&iomuxc_gpio_emc_b1_27_gpio2_io27>,
140		<&iomuxc_gpio_emc_b1_28_gpio2_io28>,
141		<&iomuxc_gpio_emc_b1_29_gpio2_io29>,
142		<&iomuxc_gpio_emc_b1_30_gpio2_io30>,
143		<&iomuxc_gpio_emc_b1_31_gpio2_io31>;
144};
145
146&gpio3{
147	pinmux = <&iomuxc_gpio_emc_b1_32_gpio3_io00>,
148		<&iomuxc_gpio_emc_b1_33_gpio3_io01>,
149		<&iomuxc_gpio_emc_b1_34_gpio3_io02>,
150		<&iomuxc_gpio_emc_b1_35_gpio3_io03>,
151		<&iomuxc_gpio_emc_b1_36_gpio3_io04>,
152		<&iomuxc_gpio_emc_b1_37_gpio3_io05>,
153		<&iomuxc_gpio_emc_b1_38_gpio3_io06>,
154		<&iomuxc_gpio_emc_b1_39_gpio3_io07>,
155		<&iomuxc_gpio_emc_b1_40_gpio3_io08>,
156		<&iomuxc_gpio_emc_b1_41_gpio3_io09>,
157		<&iomuxc_gpio_emc_b2_00_gpio3_io10>,
158		<&iomuxc_gpio_emc_b2_01_gpio3_io11>,
159		<&iomuxc_gpio_emc_b2_02_gpio3_io12>,
160		<&iomuxc_gpio_emc_b2_03_gpio3_io13>,
161		<&iomuxc_gpio_emc_b2_04_gpio3_io14>,
162		<&iomuxc_gpio_emc_b2_05_gpio3_io15>,
163		<&iomuxc_gpio_emc_b2_06_gpio3_io16>,
164		<&iomuxc_gpio_emc_b2_07_gpio3_io17>,
165		<&iomuxc_gpio_emc_b2_08_gpio3_io18>,
166		<&iomuxc_gpio_emc_b2_09_gpio3_io19>,
167		<&iomuxc_gpio_emc_b2_10_gpio3_io20>,
168		<&iomuxc_gpio_emc_b2_11_gpio3_io21>,
169		<&iomuxc_gpio_emc_b2_12_gpio3_io22>,
170		<&iomuxc_gpio_emc_b2_13_gpio3_io23>,
171		<&iomuxc_gpio_emc_b2_14_gpio3_io24>,
172		<&iomuxc_gpio_emc_b2_15_gpio3_io25>,
173		<&iomuxc_gpio_emc_b2_16_gpio3_io26>,
174		<&iomuxc_gpio_emc_b2_17_gpio3_io27>,
175		<&iomuxc_gpio_emc_b2_18_gpio3_io28>,
176		<&iomuxc_gpio_emc_b2_19_gpio3_io29>,
177		<&iomuxc_gpio_emc_b2_20_gpio3_io30>;
178};
179
180&gpio4{
181	pinmux = <&iomuxc_gpio_ad_00_gpio4_io00>,
182		<&iomuxc_gpio_ad_01_gpio4_io01>,
183		<&iomuxc_gpio_ad_02_gpio4_io02>,
184		<&iomuxc_gpio_ad_03_gpio4_io03>,
185		<&iomuxc_gpio_ad_04_gpio4_io04>,
186		<&iomuxc_gpio_ad_05_gpio4_io05>,
187		<&iomuxc_gpio_ad_06_gpio4_io06>,
188		<&iomuxc_gpio_ad_07_gpio4_io07>,
189		<&iomuxc_gpio_ad_08_gpio4_io08>,
190		<&iomuxc_gpio_ad_09_gpio4_io09>,
191		<&iomuxc_gpio_ad_10_gpio4_io10>,
192		<&iomuxc_gpio_ad_11_gpio4_io11>,
193		<&iomuxc_gpio_ad_12_gpio4_io12>,
194		<&iomuxc_gpio_ad_13_gpio4_io13>,
195		<&iomuxc_gpio_ad_14_gpio4_io14>,
196		<&iomuxc_gpio_ad_15_gpio4_io15>,
197		<&iomuxc_gpio_ad_16_gpio4_io16>,
198		<&iomuxc_gpio_ad_17_gpio4_io17>,
199		<&iomuxc_gpio_ad_18_gpio4_io18>,
200		<&iomuxc_gpio_ad_19_gpio4_io19>,
201		<&iomuxc_gpio_ad_20_gpio4_io20>,
202		<&iomuxc_gpio_ad_21_gpio4_io21>,
203		<&iomuxc_gpio_ad_22_gpio4_io22>,
204		<&iomuxc_gpio_ad_23_gpio4_io23>,
205		<&iomuxc_gpio_ad_24_gpio4_io24>,
206		<&iomuxc_gpio_ad_25_gpio4_io25>,
207		<&iomuxc_gpio_ad_26_gpio4_io26>,
208		<&iomuxc_gpio_ad_27_gpio4_io27>,
209		<&iomuxc_gpio_ad_28_gpio4_io28>,
210		<&iomuxc_gpio_ad_29_gpio4_io29>,
211		<&iomuxc_gpio_ad_30_gpio4_io30>,
212		<&iomuxc_gpio_ad_31_gpio4_io31>;
213};
214
215&gpio5{
216	pinmux = <&iomuxc_gpio_ad_32_gpio5_io00>,
217		<&iomuxc_gpio_ad_33_gpio5_io01>,
218		<&iomuxc_gpio_ad_34_gpio5_io02>,
219		<&iomuxc_gpio_ad_35_gpio5_io03>,
220		<&iomuxc_gpio_sd_b1_00_gpio5_io04>,
221		<&iomuxc_gpio_sd_b1_01_gpio5_io05>,
222		<&iomuxc_gpio_sd_b1_02_gpio5_io06>,
223		<&iomuxc_gpio_sd_b1_03_gpio5_io07>,
224		<&iomuxc_gpio_sd_b1_04_gpio5_io08>,
225		<&iomuxc_gpio_sd_b1_05_gpio5_io09>,
226		<&iomuxc_gpio_sd_b2_00_gpio5_io10>,
227		<&iomuxc_gpio_sd_b2_01_gpio5_io11>,
228		<&iomuxc_gpio_sd_b2_02_gpio5_io12>,
229		<&iomuxc_gpio_sd_b2_03_gpio5_io13>,
230		<&iomuxc_gpio_sd_b2_04_gpio5_io14>,
231		<&iomuxc_gpio_sd_b2_05_gpio5_io15>,
232		<&iomuxc_gpio_sd_b2_06_gpio5_io16>,
233		<&iomuxc_gpio_sd_b2_07_gpio5_io17>,
234		<&iomuxc_gpio_sd_b2_08_gpio5_io18>,
235		<&iomuxc_gpio_sd_b2_09_gpio5_io19>,
236		<&iomuxc_gpio_sd_b2_10_gpio5_io20>,
237		<&iomuxc_gpio_sd_b2_11_gpio5_io21>;
238};
239
240&gpio6{
241	pinmux = <&iomuxc_gpio_b1_00_gpio6_io00>,
242		<&iomuxc_gpio_b1_01_gpio6_io01>,
243		<&iomuxc_gpio_b1_02_gpio6_io02>,
244		<&iomuxc_gpio_b1_03_gpio6_io03>,
245		<&iomuxc_gpio_b1_04_gpio6_io04>,
246		<&iomuxc_gpio_b1_05_gpio6_io05>,
247		<&iomuxc_gpio_b1_06_gpio6_io06>,
248		<&iomuxc_gpio_b1_07_gpio6_io07>,
249		<&iomuxc_gpio_b1_08_gpio6_io08>,
250		<&iomuxc_gpio_b1_09_gpio6_io09>,
251		<&iomuxc_gpio_b1_10_gpio6_io10>,
252		<&iomuxc_gpio_b1_11_gpio6_io11>,
253		<&iomuxc_gpio_b1_12_gpio6_io12>,
254		<&iomuxc_gpio_b1_13_gpio6_io13>,
255		<&iomuxc_gpio_b2_00_gpio6_io14>,
256		<&iomuxc_gpio_b2_01_gpio6_io15>,
257		<&iomuxc_gpio_b2_02_gpio6_io16>,
258		<&iomuxc_gpio_b2_03_gpio6_io17>,
259		<&iomuxc_gpio_b2_04_gpio6_io18>,
260		<&iomuxc_gpio_b2_05_gpio6_io19>,
261		<&iomuxc_gpio_b2_06_gpio6_io20>,
262		<&iomuxc_gpio_b2_07_gpio6_io21>,
263		<&iomuxc_gpio_b2_08_gpio6_io22>,
264		<&iomuxc_gpio_b2_09_gpio6_io23>,
265		<&iomuxc_gpio_b2_10_gpio6_io24>,
266		<&iomuxc_gpio_b2_11_gpio6_io25>,
267		<&iomuxc_gpio_b2_12_gpio6_io26>,
268		<&iomuxc_gpio_b2_13_gpio6_io27>;
269};
270