1/*
2 * Copyright 2024-2025 NXP
3 *
4 * SPDX-License-Identifier: Apache-2.0
5 */
6
7#include <arm/armv8-m.dtsi>
8#include <mem.h>
9#include <zephyr/dt-bindings/memory-attr/memory-attr-arm.h>
10
11/ {
12	soc {
13		itcm: itcm@1ffe0000 {
14			compatible = "zephyr,memory-region", "nxp,imx-itcm";
15			reg = <0x1ffe0000 DT_SIZE_K(128)>;
16			zephyr,memory-region = "ITCM";
17		};
18
19		dtcm: dtcm@30000000 {
20			compatible = "zephyr,memory-region", "nxp,imx-dtcm";
21			reg = <0x30000000 DT_SIZE_K(128)>;
22			zephyr,memory-region = "DTCM";
23		};
24
25		memory: memory@30484000 {
26			ranges = <0x0 0x30484000 0x10000000>;
27		};
28
29		m7_itcm: itcm@303c0000 {
30			compatible = "zephyr,memory-region", "mmio-sram";
31			zephyr,memory-region = "M7_ITCM";
32			reg = <0x303c0000 DT_SIZE_K(256)>;
33		};
34
35		peripheral: peripheral@50000000 {
36			ranges = <0x0 0x50000000 0x10000000>;
37		};
38
39		flexspi: spi@525e0000 {
40			reg = <0x525e0000 0x4000>, <0x38000000 DT_SIZE_M(128)>;
41		};
42
43		flexspi2: spi@545e0000 {
44			reg = <0x545e0000 0x4000>, <0x14000000 DT_SIZE_M(64)>;
45		};
46	};
47};
48
49#include <nxp/nxp_rt118x.dtsi>
50
51/ {
52	cpus {
53		/delete-node/ cpu@1;
54	};
55};
56
57&peripheral {
58	mbox1_a: mbox@4220000 {
59		compatible = "nxp,mbox-imx-mu";
60		reg = <0x4220000 0x4000>;
61		interrupts = <21 0>;
62		rx-channels = <4>;
63		#mbox-cells = <1>;
64		status = "okay";
65	};
66
67	mbox2_a: mbox@2430000 {
68		compatible = "nxp,mbox-imx-mu";
69		reg = <0x2430000 0x4000>;
70		interrupts = <22 0>;
71		rx-channels = <4>;
72		#mbox-cells = <1>;
73		status = "okay";
74	};
75};
76
77&nvic {
78	arm,num-irq-priority-bits = <3>;
79};
80
81/*
82 * GPIO pinmux options. These options define the pinmux settings
83 * for GPIO ports on the package, so that the GPIO driver can
84 * select GPIO mux options during GPIO configuration.
85 */
86
87&gpio1{
88	pinmux = <&iomuxc_aon_gpio_aon_00_gpio1_io00>,
89		<&iomuxc_aon_gpio_aon_01_gpio1_io01>,
90		<&iomuxc_aon_gpio_aon_02_gpio1_io02>,
91		<&iomuxc_aon_gpio_aon_03_gpio1_io03>,
92		<&iomuxc_aon_gpio_aon_04_gpio1_io04>,
93		<&iomuxc_aon_gpio_aon_05_gpio1_io05>,
94		<&iomuxc_aon_gpio_aon_06_gpio1_io06>,
95		<&iomuxc_aon_gpio_aon_07_gpio1_io07>,
96		<&iomuxc_aon_gpio_aon_08_gpio1_io08>,
97		<&iomuxc_aon_gpio_aon_09_gpio1_io09>,
98		<&iomuxc_aon_gpio_aon_10_gpio1_io10>,
99		<&iomuxc_aon_gpio_aon_11_gpio1_io11>,
100		<&iomuxc_aon_gpio_aon_12_gpio1_io12>,
101		<&iomuxc_aon_gpio_aon_13_gpio1_io13>,
102		<&iomuxc_aon_gpio_aon_14_gpio1_io14>,
103		<&iomuxc_aon_gpio_aon_15_gpio1_io15>,
104		<&iomuxc_aon_gpio_aon_16_gpio1_io16>,
105		<&iomuxc_aon_gpio_aon_17_gpio1_io17>,
106		<&iomuxc_aon_gpio_aon_18_gpio1_io18>,
107		<&iomuxc_aon_gpio_aon_19_gpio1_io19>,
108		<&iomuxc_aon_gpio_aon_20_gpio1_io20>,
109		<&iomuxc_aon_gpio_aon_21_gpio1_io21>,
110		<&iomuxc_aon_gpio_aon_22_gpio1_io22>,
111		<&iomuxc_aon_gpio_aon_23_gpio1_io23>,
112		<&iomuxc_aon_gpio_aon_24_gpio1_io24>,
113		<&iomuxc_aon_gpio_aon_25_gpio1_io25>,
114		<&iomuxc_aon_gpio_aon_26_gpio1_io26>,
115		<&iomuxc_aon_gpio_aon_27_gpio1_io27>;
116};
117
118&gpio2{
119	pinmux = <&iomuxc_gpio_emc_b1_00_gpio2_io00>,
120		<&iomuxc_gpio_emc_b1_01_gpio2_io01>,
121		<&iomuxc_gpio_emc_b1_02_gpio2_io02>,
122		<&iomuxc_gpio_emc_b1_03_gpio2_io03>,
123		<&iomuxc_gpio_emc_b1_04_gpio2_io04>,
124		<&iomuxc_gpio_emc_b1_05_gpio2_io05>,
125		<&iomuxc_gpio_emc_b1_06_gpio2_io06>,
126		<&iomuxc_gpio_emc_b1_07_gpio2_io07>,
127		<&iomuxc_gpio_emc_b1_08_gpio2_io08>,
128		<&iomuxc_gpio_emc_b1_09_gpio2_io09>,
129		<&iomuxc_gpio_emc_b1_10_gpio2_io10>,
130		<&iomuxc_gpio_emc_b1_11_gpio2_io11>,
131		<&iomuxc_gpio_emc_b1_12_gpio2_io12>,
132		<&iomuxc_gpio_emc_b1_13_gpio2_io13>,
133		<&iomuxc_gpio_emc_b1_14_gpio2_io14>,
134		<&iomuxc_gpio_emc_b1_15_gpio2_io15>,
135		<&iomuxc_gpio_emc_b1_16_gpio2_io16>,
136		<&iomuxc_gpio_emc_b1_17_gpio2_io17>,
137		<&iomuxc_gpio_emc_b1_18_gpio2_io18>,
138		<&iomuxc_gpio_emc_b1_19_gpio2_io19>,
139		<&iomuxc_gpio_emc_b1_20_gpio2_io20>,
140		<&iomuxc_gpio_emc_b1_21_gpio2_io21>,
141		<&iomuxc_gpio_emc_b1_22_gpio2_io22>,
142		<&iomuxc_gpio_emc_b1_23_gpio2_io23>,
143		<&iomuxc_gpio_emc_b1_24_gpio2_io24>,
144		<&iomuxc_gpio_emc_b1_25_gpio2_io25>,
145		<&iomuxc_gpio_emc_b1_26_gpio2_io26>,
146		<&iomuxc_gpio_emc_b1_27_gpio2_io27>,
147		<&iomuxc_gpio_emc_b1_28_gpio2_io28>,
148		<&iomuxc_gpio_emc_b1_29_gpio2_io29>,
149		<&iomuxc_gpio_emc_b1_30_gpio2_io30>,
150		<&iomuxc_gpio_emc_b1_31_gpio2_io31>;
151};
152
153&gpio3{
154	pinmux = <&iomuxc_gpio_emc_b1_32_gpio3_io00>,
155		<&iomuxc_gpio_emc_b1_33_gpio3_io01>,
156		<&iomuxc_gpio_emc_b1_34_gpio3_io02>,
157		<&iomuxc_gpio_emc_b1_35_gpio3_io03>,
158		<&iomuxc_gpio_emc_b1_36_gpio3_io04>,
159		<&iomuxc_gpio_emc_b1_37_gpio3_io05>,
160		<&iomuxc_gpio_emc_b1_38_gpio3_io06>,
161		<&iomuxc_gpio_emc_b1_39_gpio3_io07>,
162		<&iomuxc_gpio_emc_b1_40_gpio3_io08>,
163		<&iomuxc_gpio_emc_b1_41_gpio3_io09>,
164		<&iomuxc_gpio_emc_b2_00_gpio3_io10>,
165		<&iomuxc_gpio_emc_b2_01_gpio3_io11>,
166		<&iomuxc_gpio_emc_b2_02_gpio3_io12>,
167		<&iomuxc_gpio_emc_b2_03_gpio3_io13>,
168		<&iomuxc_gpio_emc_b2_04_gpio3_io14>,
169		<&iomuxc_gpio_emc_b2_05_gpio3_io15>,
170		<&iomuxc_gpio_emc_b2_06_gpio3_io16>,
171		<&iomuxc_gpio_emc_b2_07_gpio3_io17>,
172		<&iomuxc_gpio_emc_b2_08_gpio3_io18>,
173		<&iomuxc_gpio_emc_b2_09_gpio3_io19>,
174		<&iomuxc_gpio_emc_b2_10_gpio3_io20>,
175		<&iomuxc_gpio_emc_b2_11_gpio3_io21>,
176		<&iomuxc_gpio_emc_b2_12_gpio3_io22>,
177		<&iomuxc_gpio_emc_b2_13_gpio3_io23>,
178		<&iomuxc_gpio_emc_b2_14_gpio3_io24>,
179		<&iomuxc_gpio_emc_b2_15_gpio3_io25>,
180		<&iomuxc_gpio_emc_b2_16_gpio3_io26>,
181		<&iomuxc_gpio_emc_b2_17_gpio3_io27>,
182		<&iomuxc_gpio_emc_b2_18_gpio3_io28>,
183		<&iomuxc_gpio_emc_b2_19_gpio3_io29>,
184		<&iomuxc_gpio_emc_b2_20_gpio3_io30>;
185};
186
187&gpio4{
188	pinmux = <&iomuxc_gpio_ad_00_gpio4_io00>,
189		<&iomuxc_gpio_ad_01_gpio4_io01>,
190		<&iomuxc_gpio_ad_02_gpio4_io02>,
191		<&iomuxc_gpio_ad_03_gpio4_io03>,
192		<&iomuxc_gpio_ad_04_gpio4_io04>,
193		<&iomuxc_gpio_ad_05_gpio4_io05>,
194		<&iomuxc_gpio_ad_06_gpio4_io06>,
195		<&iomuxc_gpio_ad_07_gpio4_io07>,
196		<&iomuxc_gpio_ad_08_gpio4_io08>,
197		<&iomuxc_gpio_ad_09_gpio4_io09>,
198		<&iomuxc_gpio_ad_10_gpio4_io10>,
199		<&iomuxc_gpio_ad_11_gpio4_io11>,
200		<&iomuxc_gpio_ad_12_gpio4_io12>,
201		<&iomuxc_gpio_ad_13_gpio4_io13>,
202		<&iomuxc_gpio_ad_14_gpio4_io14>,
203		<&iomuxc_gpio_ad_15_gpio4_io15>,
204		<&iomuxc_gpio_ad_16_gpio4_io16>,
205		<&iomuxc_gpio_ad_17_gpio4_io17>,
206		<&iomuxc_gpio_ad_18_gpio4_io18>,
207		<&iomuxc_gpio_ad_19_gpio4_io19>,
208		<&iomuxc_gpio_ad_20_gpio4_io20>,
209		<&iomuxc_gpio_ad_21_gpio4_io21>,
210		<&iomuxc_gpio_ad_22_gpio4_io22>,
211		<&iomuxc_gpio_ad_23_gpio4_io23>,
212		<&iomuxc_gpio_ad_24_gpio4_io24>,
213		<&iomuxc_gpio_ad_25_gpio4_io25>,
214		<&iomuxc_gpio_ad_26_gpio4_io26>,
215		<&iomuxc_gpio_ad_27_gpio4_io27>,
216		<&iomuxc_gpio_ad_28_gpio4_io28>,
217		<&iomuxc_gpio_ad_29_gpio4_io29>,
218		<&iomuxc_gpio_ad_30_gpio4_io30>,
219		<&iomuxc_gpio_ad_31_gpio4_io31>;
220};
221
222&gpio5{
223	pinmux = <&iomuxc_gpio_ad_32_gpio5_io00>,
224		<&iomuxc_gpio_ad_33_gpio5_io01>,
225		<&iomuxc_gpio_ad_34_gpio5_io02>,
226		<&iomuxc_gpio_ad_35_gpio5_io03>,
227		<&iomuxc_gpio_sd_b1_00_gpio5_io04>,
228		<&iomuxc_gpio_sd_b1_01_gpio5_io05>,
229		<&iomuxc_gpio_sd_b1_02_gpio5_io06>,
230		<&iomuxc_gpio_sd_b1_03_gpio5_io07>,
231		<&iomuxc_gpio_sd_b1_04_gpio5_io08>,
232		<&iomuxc_gpio_sd_b1_05_gpio5_io09>,
233		<&iomuxc_gpio_sd_b2_00_gpio5_io10>,
234		<&iomuxc_gpio_sd_b2_01_gpio5_io11>,
235		<&iomuxc_gpio_sd_b2_02_gpio5_io12>,
236		<&iomuxc_gpio_sd_b2_03_gpio5_io13>,
237		<&iomuxc_gpio_sd_b2_04_gpio5_io14>,
238		<&iomuxc_gpio_sd_b2_05_gpio5_io15>,
239		<&iomuxc_gpio_sd_b2_06_gpio5_io16>,
240		<&iomuxc_gpio_sd_b2_07_gpio5_io17>,
241		<&iomuxc_gpio_sd_b2_08_gpio5_io18>,
242		<&iomuxc_gpio_sd_b2_09_gpio5_io19>,
243		<&iomuxc_gpio_sd_b2_10_gpio5_io20>,
244		<&iomuxc_gpio_sd_b2_11_gpio5_io21>;
245};
246
247&gpio6{
248	pinmux = <&iomuxc_gpio_b1_00_gpio6_io00>,
249		<&iomuxc_gpio_b1_01_gpio6_io01>,
250		<&iomuxc_gpio_b1_02_gpio6_io02>,
251		<&iomuxc_gpio_b1_03_gpio6_io03>,
252		<&iomuxc_gpio_b1_04_gpio6_io04>,
253		<&iomuxc_gpio_b1_05_gpio6_io05>,
254		<&iomuxc_gpio_b1_06_gpio6_io06>,
255		<&iomuxc_gpio_b1_07_gpio6_io07>,
256		<&iomuxc_gpio_b1_08_gpio6_io08>,
257		<&iomuxc_gpio_b1_09_gpio6_io09>,
258		<&iomuxc_gpio_b1_10_gpio6_io10>,
259		<&iomuxc_gpio_b1_11_gpio6_io11>,
260		<&iomuxc_gpio_b1_12_gpio6_io12>,
261		<&iomuxc_gpio_b1_13_gpio6_io13>,
262		<&iomuxc_gpio_b2_00_gpio6_io14>,
263		<&iomuxc_gpio_b2_01_gpio6_io15>,
264		<&iomuxc_gpio_b2_02_gpio6_io16>,
265		<&iomuxc_gpio_b2_03_gpio6_io17>,
266		<&iomuxc_gpio_b2_04_gpio6_io18>,
267		<&iomuxc_gpio_b2_05_gpio6_io19>,
268		<&iomuxc_gpio_b2_06_gpio6_io20>,
269		<&iomuxc_gpio_b2_07_gpio6_io21>,
270		<&iomuxc_gpio_b2_08_gpio6_io22>,
271		<&iomuxc_gpio_b2_09_gpio6_io23>,
272		<&iomuxc_gpio_b2_10_gpio6_io24>,
273		<&iomuxc_gpio_b2_11_gpio6_io25>,
274		<&iomuxc_gpio_b2_12_gpio6_io26>,
275		<&iomuxc_gpio_b2_13_gpio6_io27>;
276};
277