1/*
2 * Copyright (c) 2020, Linaro
3 * Copyright (c) 2022, NXP
4 *
5 * SPDX-License-Identifier: Apache-2.0
6 */
7
8#include <nxp/nxp_rt10xx.dtsi>
9
10&flexram {
11	flexram,num-ram-banks = <8>;
12	/* default fuse */
13	flexram,bank-spec = <FLEXRAM_OCRAM>,
14			     <FLEXRAM_OCRAM>,
15			     <FLEXRAM_DTCM>,
16			     <FLEXRAM_DTCM>,
17			     <FLEXRAM_ITCM>,
18			     <FLEXRAM_ITCM>,
19			     <FLEXRAM_OCRAM>,
20			     <FLEXRAM_OCRAM>;
21};
22
23&sysclk {
24	clock-frequency = <500000000>;
25};
26
27/* i.MX rt1024 default FlexRAM partition:
28 * ITCM: 64KB
29 * DTCM: 64KB
30 * OCRAM: 128KB
31 */
32&itcm {
33	reg = <0x00000000 DT_SIZE_K(64)>;
34};
35
36&dtcm {
37	reg = <0x20000000 DT_SIZE_K(64)>;
38};
39
40&ocram {
41	reg = <0x20200000 DT_SIZE_K(128)>;
42};
43
44&ccm {
45	ipg-podf {
46		clock-div = <4>;
47	};
48};
49
50&flexspi {
51	status = "okay";
52	reg = <0x402a8000 0x4000>, <0x60000000 DT_SIZE_M(4)>;
53	/* 32 megabit internal flash present on chip */
54	w25q32jvwj0: w25q32jvwj0@0 {
55		compatible = "nxp,imx-flexspi-nor";
56		size = <DT_SIZE_M(32)>;
57		reg = <0>;
58		spi-max-frequency = <133000000>;
59		status = "okay";
60		jedec-id = [9d 70 17];
61		erase-block-size = <DT_SIZE_K(4)>;
62		write-block-size = <1>;
63	};
64};
65
66/ {
67	soc {
68		/* GPIOS 4 and 6-9 are not preset on RT1024 */
69		/delete-node/ gpio@401c4000;
70		/delete-node/ gpio@42000000;
71		/delete-node/ gpio@42004000;
72		/delete-node/ gpio@42008000;
73		/delete-node/ gpio@4200c000;
74		/* RT1024 has only one flexSPI controller */
75		/delete-node/ spi@402a4000;
76	};
77};
78
79/*
80 * GPIO pinmux options. These options define the pinmux settings
81 * for GPIO ports on the package, so that the GPIO driver can
82 * select GPIO mux options during GPIO configuration.
83 */
84
85&gpio1{
86	pinmux = <&iomuxc_gpio_ad_b0_00_gpio1_io00>,
87		<&iomuxc_gpio_ad_b0_01_gpio1_io01>,
88		<&iomuxc_gpio_ad_b0_02_gpio1_io02>,
89		<&iomuxc_gpio_ad_b0_03_gpio1_io03>,
90		<&iomuxc_gpio_ad_b0_04_gpio1_io04>,
91		<&iomuxc_gpio_ad_b0_05_gpio1_io05>,
92		<&iomuxc_gpio_ad_b0_06_gpio1_io06>,
93		<&iomuxc_gpio_ad_b0_07_gpio1_io07>,
94		<&iomuxc_gpio_ad_b0_08_gpio1_io08>,
95		<&iomuxc_gpio_ad_b0_09_gpio1_io09>,
96		<&iomuxc_gpio_ad_b0_10_gpio1_io10>,
97		<&iomuxc_gpio_ad_b0_11_gpio1_io11>,
98		<&iomuxc_gpio_ad_b0_12_gpio1_io12>,
99		<&iomuxc_gpio_ad_b0_13_gpio1_io13>,
100		<&iomuxc_gpio_ad_b0_14_gpio1_io14>,
101		<&iomuxc_gpio_ad_b0_15_gpio1_io15>,
102		<&iomuxc_gpio_ad_b1_06_gpio1_io22>,
103		<&iomuxc_gpio_ad_b1_07_gpio1_io23>,
104		<&iomuxc_gpio_ad_b1_08_gpio1_io24>,
105		<&iomuxc_gpio_ad_b1_09_gpio1_io25>,
106		<&iomuxc_gpio_ad_b1_10_gpio1_io26>,
107		<&iomuxc_gpio_ad_b1_11_gpio1_io27>,
108		<&iomuxc_gpio_ad_b1_12_gpio1_io28>,
109		<&iomuxc_gpio_ad_b1_13_gpio1_io29>,
110		<&iomuxc_gpio_ad_b1_14_gpio1_io30>,
111		<&iomuxc_gpio_ad_b1_15_gpio1_io31>;
112	gpio-reserved-ranges = <16 6>;
113};
114
115&gpio2{
116	pinmux = <&iomuxc_gpio_emc_00_gpio2_io00>,
117		<&iomuxc_gpio_emc_01_gpio2_io01>,
118		<&iomuxc_gpio_emc_02_gpio2_io02>,
119		<&iomuxc_gpio_emc_03_gpio2_io03>,
120		<&iomuxc_gpio_emc_04_gpio2_io04>,
121		<&iomuxc_gpio_emc_05_gpio2_io05>,
122		<&iomuxc_gpio_emc_06_gpio2_io06>,
123		<&iomuxc_gpio_emc_07_gpio2_io07>,
124		<&iomuxc_gpio_emc_08_gpio2_io08>,
125		<&iomuxc_gpio_emc_09_gpio2_io09>,
126		<&iomuxc_gpio_emc_10_gpio2_io10>,
127		<&iomuxc_gpio_emc_11_gpio2_io11>,
128		<&iomuxc_gpio_emc_12_gpio2_io12>,
129		<&iomuxc_gpio_emc_13_gpio2_io13>,
130		<&iomuxc_gpio_emc_14_gpio2_io14>,
131		<&iomuxc_gpio_emc_15_gpio2_io15>,
132		<&iomuxc_gpio_emc_16_gpio2_io16>,
133		<&iomuxc_gpio_emc_17_gpio2_io17>,
134		<&iomuxc_gpio_emc_18_gpio2_io18>,
135		<&iomuxc_gpio_emc_19_gpio2_io19>,
136		<&iomuxc_gpio_emc_20_gpio2_io20>,
137		<&iomuxc_gpio_emc_21_gpio2_io21>,
138		<&iomuxc_gpio_emc_22_gpio2_io22>,
139		<&iomuxc_gpio_emc_23_gpio2_io23>,
140		<&iomuxc_gpio_emc_24_gpio2_io24>,
141		<&iomuxc_gpio_emc_25_gpio2_io25>,
142		<&iomuxc_gpio_emc_26_gpio2_io26>,
143		<&iomuxc_gpio_emc_27_gpio2_io27>,
144		<&iomuxc_gpio_emc_28_gpio2_io28>,
145		<&iomuxc_gpio_emc_29_gpio2_io29>,
146		<&iomuxc_gpio_emc_30_gpio2_io30>,
147		<&iomuxc_gpio_emc_31_gpio2_io31>;
148};
149
150&gpio3{
151	pinmux = <&iomuxc_gpio_emc_32_gpio3_io00>,
152		<&iomuxc_gpio_emc_33_gpio3_io01>,
153		<&iomuxc_gpio_emc_34_gpio3_io02>,
154		<&iomuxc_gpio_emc_35_gpio3_io03>,
155		<&iomuxc_gpio_emc_36_gpio3_io04>,
156		<&iomuxc_gpio_emc_37_gpio3_io05>,
157		<&iomuxc_gpio_emc_38_gpio3_io06>,
158		<&iomuxc_gpio_emc_39_gpio3_io07>,
159		<&iomuxc_gpio_emc_40_gpio3_io08>,
160		<&iomuxc_gpio_emc_41_gpio3_io09>,
161		<&iomuxc_gpio_sd_b0_00_gpio3_io13>,
162		<&iomuxc_gpio_sd_b0_01_gpio3_io14>,
163		<&iomuxc_gpio_sd_b0_02_gpio3_io15>,
164		<&iomuxc_gpio_sd_b0_03_gpio3_io16>,
165		<&iomuxc_gpio_sd_b0_04_gpio3_io17>,
166		<&iomuxc_gpio_sd_b0_05_gpio3_io18>,
167		<&iomuxc_gpio_sd_b0_06_gpio3_io19>,
168		<&iomuxc_gpio_sd_b1_00_gpio3_io20>,
169		<&iomuxc_gpio_sd_b1_01_gpio3_io21>,
170		<&iomuxc_gpio_sd_b1_02_gpio3_io22>,
171		<&iomuxc_gpio_sd_b1_03_gpio3_io23>,
172		<&iomuxc_gpio_sd_b1_04_gpio3_io24>,
173		<&iomuxc_gpio_sd_b1_05_gpio3_io25>,
174		<&iomuxc_gpio_sd_b1_06_gpio3_io26>,
175		<&iomuxc_gpio_sd_b1_07_gpio3_io27>,
176		<&iomuxc_gpio_sd_b1_08_gpio3_io28>,
177		<&iomuxc_gpio_sd_b1_09_gpio3_io29>,
178		<&iomuxc_gpio_sd_b1_10_gpio3_io30>,
179		<&iomuxc_gpio_sd_b1_11_gpio3_io31>;
180	gpio-reserved-ranges = <10 3>;
181};
182
183&gpio5{
184	pinmux = <&iomuxc_snvs_wakeup_gpio5_io00>,
185		<&iomuxc_snvs_pmic_on_req_gpio5_io01>,
186		<&iomuxc_snvs_pmic_stby_req_gpio5_io02>;
187};
188