1 /***************************************************************************//** 2 * \file cyip_gpio_v2.h 3 * 4 * \brief 5 * GPIO IP definitions 6 * 7 * \note 8 * Generator version: 1.6.0.409 9 * 10 ******************************************************************************** 11 * \copyright 12 * Copyright 2016-2020 Cypress Semiconductor Corporation 13 * SPDX-License-Identifier: Apache-2.0 14 * 15 * Licensed under the Apache License, Version 2.0 (the "License"); 16 * you may not use this file except in compliance with the License. 17 * You may obtain a copy of the License at 18 * 19 * http://www.apache.org/licenses/LICENSE-2.0 20 * 21 * Unless required by applicable law or agreed to in writing, software 22 * distributed under the License is distributed on an "AS IS" BASIS, 23 * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied. 24 * See the License for the specific language governing permissions and 25 * limitations under the License. 26 *******************************************************************************/ 27 28 #ifndef _CYIP_GPIO_V2_H_ 29 #define _CYIP_GPIO_V2_H_ 30 31 #include "cyip_headers.h" 32 33 /******************************************************************************* 34 * GPIO 35 *******************************************************************************/ 36 37 #define GPIO_PRT_V2_SECTION_SIZE 0x00000080UL 38 #define GPIO_V2_SECTION_SIZE 0x00010000UL 39 40 /** 41 * \brief GPIO port registers (GPIO_PRT) 42 */ 43 typedef struct { 44 __IOM uint32_t OUT; /*!< 0x00000000 Port output data register */ 45 __IOM uint32_t OUT_CLR; /*!< 0x00000004 Port output data clear register */ 46 __IOM uint32_t OUT_SET; /*!< 0x00000008 Port output data set register */ 47 __IOM uint32_t OUT_INV; /*!< 0x0000000C Port output data invert register */ 48 __IM uint32_t IN; /*!< 0x00000010 Port input state register */ 49 __IOM uint32_t INTR; /*!< 0x00000014 Port interrupt status register */ 50 __IOM uint32_t INTR_MASK; /*!< 0x00000018 Port interrupt mask register */ 51 __IM uint32_t INTR_MASKED; /*!< 0x0000001C Port interrupt masked status register */ 52 __IOM uint32_t INTR_SET; /*!< 0x00000020 Port interrupt set register */ 53 __IM uint32_t RESERVED[7]; 54 __IOM uint32_t INTR_CFG; /*!< 0x00000040 Port interrupt configuration register */ 55 __IOM uint32_t CFG; /*!< 0x00000044 Port configuration register */ 56 __IOM uint32_t CFG_IN; /*!< 0x00000048 Port input buffer configuration register */ 57 __IOM uint32_t CFG_OUT; /*!< 0x0000004C Port output buffer configuration register */ 58 __IOM uint32_t CFG_SIO; /*!< 0x00000050 Port SIO configuration register */ 59 __IM uint32_t RESERVED1; 60 __IOM uint32_t CFG_IN_AUTOLVL; /*!< 0x00000058 Port input buffer AUTOLVL configuration register */ 61 __IM uint32_t RESERVED2[9]; 62 } GPIO_PRT_V2_Type; /*!< Size = 128 (0x80) */ 63 64 /** 65 * \brief GPIO port control/configuration (GPIO) 66 */ 67 typedef struct { 68 GPIO_PRT_V2_Type PRT[128]; /*!< 0x00000000 GPIO port registers */ 69 __IM uint32_t INTR_CAUSE0; /*!< 0x00004000 Interrupt port cause register 0 */ 70 __IM uint32_t INTR_CAUSE1; /*!< 0x00004004 Interrupt port cause register 1 */ 71 __IM uint32_t INTR_CAUSE2; /*!< 0x00004008 Interrupt port cause register 2 */ 72 __IM uint32_t INTR_CAUSE3; /*!< 0x0000400C Interrupt port cause register 3 */ 73 __IM uint32_t VDD_ACTIVE; /*!< 0x00004010 Extern power supply detection register */ 74 __IOM uint32_t VDD_INTR; /*!< 0x00004014 Supply detection interrupt register */ 75 __IOM uint32_t VDD_INTR_MASK; /*!< 0x00004018 Supply detection interrupt mask register */ 76 __IM uint32_t VDD_INTR_MASKED; /*!< 0x0000401C Supply detection interrupt masked register */ 77 __IOM uint32_t VDD_INTR_SET; /*!< 0x00004020 Supply detection interrupt set register */ 78 } GPIO_V2_Type; /*!< Size = 16420 (0x4024) */ 79 80 81 /* GPIO_PRT.OUT */ 82 #define GPIO_PRT_V2_OUT_OUT0_Pos 0UL 83 #define GPIO_PRT_V2_OUT_OUT0_Msk 0x1UL 84 #define GPIO_PRT_V2_OUT_OUT1_Pos 1UL 85 #define GPIO_PRT_V2_OUT_OUT1_Msk 0x2UL 86 #define GPIO_PRT_V2_OUT_OUT2_Pos 2UL 87 #define GPIO_PRT_V2_OUT_OUT2_Msk 0x4UL 88 #define GPIO_PRT_V2_OUT_OUT3_Pos 3UL 89 #define GPIO_PRT_V2_OUT_OUT3_Msk 0x8UL 90 #define GPIO_PRT_V2_OUT_OUT4_Pos 4UL 91 #define GPIO_PRT_V2_OUT_OUT4_Msk 0x10UL 92 #define GPIO_PRT_V2_OUT_OUT5_Pos 5UL 93 #define GPIO_PRT_V2_OUT_OUT5_Msk 0x20UL 94 #define GPIO_PRT_V2_OUT_OUT6_Pos 6UL 95 #define GPIO_PRT_V2_OUT_OUT6_Msk 0x40UL 96 #define GPIO_PRT_V2_OUT_OUT7_Pos 7UL 97 #define GPIO_PRT_V2_OUT_OUT7_Msk 0x80UL 98 /* GPIO_PRT.OUT_CLR */ 99 #define GPIO_PRT_V2_OUT_CLR_OUT0_Pos 0UL 100 #define GPIO_PRT_V2_OUT_CLR_OUT0_Msk 0x1UL 101 #define GPIO_PRT_V2_OUT_CLR_OUT1_Pos 1UL 102 #define GPIO_PRT_V2_OUT_CLR_OUT1_Msk 0x2UL 103 #define GPIO_PRT_V2_OUT_CLR_OUT2_Pos 2UL 104 #define GPIO_PRT_V2_OUT_CLR_OUT2_Msk 0x4UL 105 #define GPIO_PRT_V2_OUT_CLR_OUT3_Pos 3UL 106 #define GPIO_PRT_V2_OUT_CLR_OUT3_Msk 0x8UL 107 #define GPIO_PRT_V2_OUT_CLR_OUT4_Pos 4UL 108 #define GPIO_PRT_V2_OUT_CLR_OUT4_Msk 0x10UL 109 #define GPIO_PRT_V2_OUT_CLR_OUT5_Pos 5UL 110 #define GPIO_PRT_V2_OUT_CLR_OUT5_Msk 0x20UL 111 #define GPIO_PRT_V2_OUT_CLR_OUT6_Pos 6UL 112 #define GPIO_PRT_V2_OUT_CLR_OUT6_Msk 0x40UL 113 #define GPIO_PRT_V2_OUT_CLR_OUT7_Pos 7UL 114 #define GPIO_PRT_V2_OUT_CLR_OUT7_Msk 0x80UL 115 /* GPIO_PRT.OUT_SET */ 116 #define GPIO_PRT_V2_OUT_SET_OUT0_Pos 0UL 117 #define GPIO_PRT_V2_OUT_SET_OUT0_Msk 0x1UL 118 #define GPIO_PRT_V2_OUT_SET_OUT1_Pos 1UL 119 #define GPIO_PRT_V2_OUT_SET_OUT1_Msk 0x2UL 120 #define GPIO_PRT_V2_OUT_SET_OUT2_Pos 2UL 121 #define GPIO_PRT_V2_OUT_SET_OUT2_Msk 0x4UL 122 #define GPIO_PRT_V2_OUT_SET_OUT3_Pos 3UL 123 #define GPIO_PRT_V2_OUT_SET_OUT3_Msk 0x8UL 124 #define GPIO_PRT_V2_OUT_SET_OUT4_Pos 4UL 125 #define GPIO_PRT_V2_OUT_SET_OUT4_Msk 0x10UL 126 #define GPIO_PRT_V2_OUT_SET_OUT5_Pos 5UL 127 #define GPIO_PRT_V2_OUT_SET_OUT5_Msk 0x20UL 128 #define GPIO_PRT_V2_OUT_SET_OUT6_Pos 6UL 129 #define GPIO_PRT_V2_OUT_SET_OUT6_Msk 0x40UL 130 #define GPIO_PRT_V2_OUT_SET_OUT7_Pos 7UL 131 #define GPIO_PRT_V2_OUT_SET_OUT7_Msk 0x80UL 132 /* GPIO_PRT.OUT_INV */ 133 #define GPIO_PRT_V2_OUT_INV_OUT0_Pos 0UL 134 #define GPIO_PRT_V2_OUT_INV_OUT0_Msk 0x1UL 135 #define GPIO_PRT_V2_OUT_INV_OUT1_Pos 1UL 136 #define GPIO_PRT_V2_OUT_INV_OUT1_Msk 0x2UL 137 #define GPIO_PRT_V2_OUT_INV_OUT2_Pos 2UL 138 #define GPIO_PRT_V2_OUT_INV_OUT2_Msk 0x4UL 139 #define GPIO_PRT_V2_OUT_INV_OUT3_Pos 3UL 140 #define GPIO_PRT_V2_OUT_INV_OUT3_Msk 0x8UL 141 #define GPIO_PRT_V2_OUT_INV_OUT4_Pos 4UL 142 #define GPIO_PRT_V2_OUT_INV_OUT4_Msk 0x10UL 143 #define GPIO_PRT_V2_OUT_INV_OUT5_Pos 5UL 144 #define GPIO_PRT_V2_OUT_INV_OUT5_Msk 0x20UL 145 #define GPIO_PRT_V2_OUT_INV_OUT6_Pos 6UL 146 #define GPIO_PRT_V2_OUT_INV_OUT6_Msk 0x40UL 147 #define GPIO_PRT_V2_OUT_INV_OUT7_Pos 7UL 148 #define GPIO_PRT_V2_OUT_INV_OUT7_Msk 0x80UL 149 /* GPIO_PRT.IN */ 150 #define GPIO_PRT_V2_IN_IN0_Pos 0UL 151 #define GPIO_PRT_V2_IN_IN0_Msk 0x1UL 152 #define GPIO_PRT_V2_IN_IN1_Pos 1UL 153 #define GPIO_PRT_V2_IN_IN1_Msk 0x2UL 154 #define GPIO_PRT_V2_IN_IN2_Pos 2UL 155 #define GPIO_PRT_V2_IN_IN2_Msk 0x4UL 156 #define GPIO_PRT_V2_IN_IN3_Pos 3UL 157 #define GPIO_PRT_V2_IN_IN3_Msk 0x8UL 158 #define GPIO_PRT_V2_IN_IN4_Pos 4UL 159 #define GPIO_PRT_V2_IN_IN4_Msk 0x10UL 160 #define GPIO_PRT_V2_IN_IN5_Pos 5UL 161 #define GPIO_PRT_V2_IN_IN5_Msk 0x20UL 162 #define GPIO_PRT_V2_IN_IN6_Pos 6UL 163 #define GPIO_PRT_V2_IN_IN6_Msk 0x40UL 164 #define GPIO_PRT_V2_IN_IN7_Pos 7UL 165 #define GPIO_PRT_V2_IN_IN7_Msk 0x80UL 166 #define GPIO_PRT_V2_IN_FLT_IN_Pos 8UL 167 #define GPIO_PRT_V2_IN_FLT_IN_Msk 0x100UL 168 /* GPIO_PRT.INTR */ 169 #define GPIO_PRT_V2_INTR_EDGE0_Pos 0UL 170 #define GPIO_PRT_V2_INTR_EDGE0_Msk 0x1UL 171 #define GPIO_PRT_V2_INTR_EDGE1_Pos 1UL 172 #define GPIO_PRT_V2_INTR_EDGE1_Msk 0x2UL 173 #define GPIO_PRT_V2_INTR_EDGE2_Pos 2UL 174 #define GPIO_PRT_V2_INTR_EDGE2_Msk 0x4UL 175 #define GPIO_PRT_V2_INTR_EDGE3_Pos 3UL 176 #define GPIO_PRT_V2_INTR_EDGE3_Msk 0x8UL 177 #define GPIO_PRT_V2_INTR_EDGE4_Pos 4UL 178 #define GPIO_PRT_V2_INTR_EDGE4_Msk 0x10UL 179 #define GPIO_PRT_V2_INTR_EDGE5_Pos 5UL 180 #define GPIO_PRT_V2_INTR_EDGE5_Msk 0x20UL 181 #define GPIO_PRT_V2_INTR_EDGE6_Pos 6UL 182 #define GPIO_PRT_V2_INTR_EDGE6_Msk 0x40UL 183 #define GPIO_PRT_V2_INTR_EDGE7_Pos 7UL 184 #define GPIO_PRT_V2_INTR_EDGE7_Msk 0x80UL 185 #define GPIO_PRT_V2_INTR_FLT_EDGE_Pos 8UL 186 #define GPIO_PRT_V2_INTR_FLT_EDGE_Msk 0x100UL 187 #define GPIO_PRT_V2_INTR_IN_IN0_Pos 16UL 188 #define GPIO_PRT_V2_INTR_IN_IN0_Msk 0x10000UL 189 #define GPIO_PRT_V2_INTR_IN_IN1_Pos 17UL 190 #define GPIO_PRT_V2_INTR_IN_IN1_Msk 0x20000UL 191 #define GPIO_PRT_V2_INTR_IN_IN2_Pos 18UL 192 #define GPIO_PRT_V2_INTR_IN_IN2_Msk 0x40000UL 193 #define GPIO_PRT_V2_INTR_IN_IN3_Pos 19UL 194 #define GPIO_PRT_V2_INTR_IN_IN3_Msk 0x80000UL 195 #define GPIO_PRT_V2_INTR_IN_IN4_Pos 20UL 196 #define GPIO_PRT_V2_INTR_IN_IN4_Msk 0x100000UL 197 #define GPIO_PRT_V2_INTR_IN_IN5_Pos 21UL 198 #define GPIO_PRT_V2_INTR_IN_IN5_Msk 0x200000UL 199 #define GPIO_PRT_V2_INTR_IN_IN6_Pos 22UL 200 #define GPIO_PRT_V2_INTR_IN_IN6_Msk 0x400000UL 201 #define GPIO_PRT_V2_INTR_IN_IN7_Pos 23UL 202 #define GPIO_PRT_V2_INTR_IN_IN7_Msk 0x800000UL 203 #define GPIO_PRT_V2_INTR_FLT_IN_IN_Pos 24UL 204 #define GPIO_PRT_V2_INTR_FLT_IN_IN_Msk 0x1000000UL 205 /* GPIO_PRT.INTR_MASK */ 206 #define GPIO_PRT_V2_INTR_MASK_EDGE0_Pos 0UL 207 #define GPIO_PRT_V2_INTR_MASK_EDGE0_Msk 0x1UL 208 #define GPIO_PRT_V2_INTR_MASK_EDGE1_Pos 1UL 209 #define GPIO_PRT_V2_INTR_MASK_EDGE1_Msk 0x2UL 210 #define GPIO_PRT_V2_INTR_MASK_EDGE2_Pos 2UL 211 #define GPIO_PRT_V2_INTR_MASK_EDGE2_Msk 0x4UL 212 #define GPIO_PRT_V2_INTR_MASK_EDGE3_Pos 3UL 213 #define GPIO_PRT_V2_INTR_MASK_EDGE3_Msk 0x8UL 214 #define GPIO_PRT_V2_INTR_MASK_EDGE4_Pos 4UL 215 #define GPIO_PRT_V2_INTR_MASK_EDGE4_Msk 0x10UL 216 #define GPIO_PRT_V2_INTR_MASK_EDGE5_Pos 5UL 217 #define GPIO_PRT_V2_INTR_MASK_EDGE5_Msk 0x20UL 218 #define GPIO_PRT_V2_INTR_MASK_EDGE6_Pos 6UL 219 #define GPIO_PRT_V2_INTR_MASK_EDGE6_Msk 0x40UL 220 #define GPIO_PRT_V2_INTR_MASK_EDGE7_Pos 7UL 221 #define GPIO_PRT_V2_INTR_MASK_EDGE7_Msk 0x80UL 222 #define GPIO_PRT_V2_INTR_MASK_FLT_EDGE_Pos 8UL 223 #define GPIO_PRT_V2_INTR_MASK_FLT_EDGE_Msk 0x100UL 224 /* GPIO_PRT.INTR_MASKED */ 225 #define GPIO_PRT_V2_INTR_MASKED_EDGE0_Pos 0UL 226 #define GPIO_PRT_V2_INTR_MASKED_EDGE0_Msk 0x1UL 227 #define GPIO_PRT_V2_INTR_MASKED_EDGE1_Pos 1UL 228 #define GPIO_PRT_V2_INTR_MASKED_EDGE1_Msk 0x2UL 229 #define GPIO_PRT_V2_INTR_MASKED_EDGE2_Pos 2UL 230 #define GPIO_PRT_V2_INTR_MASKED_EDGE2_Msk 0x4UL 231 #define GPIO_PRT_V2_INTR_MASKED_EDGE3_Pos 3UL 232 #define GPIO_PRT_V2_INTR_MASKED_EDGE3_Msk 0x8UL 233 #define GPIO_PRT_V2_INTR_MASKED_EDGE4_Pos 4UL 234 #define GPIO_PRT_V2_INTR_MASKED_EDGE4_Msk 0x10UL 235 #define GPIO_PRT_V2_INTR_MASKED_EDGE5_Pos 5UL 236 #define GPIO_PRT_V2_INTR_MASKED_EDGE5_Msk 0x20UL 237 #define GPIO_PRT_V2_INTR_MASKED_EDGE6_Pos 6UL 238 #define GPIO_PRT_V2_INTR_MASKED_EDGE6_Msk 0x40UL 239 #define GPIO_PRT_V2_INTR_MASKED_EDGE7_Pos 7UL 240 #define GPIO_PRT_V2_INTR_MASKED_EDGE7_Msk 0x80UL 241 #define GPIO_PRT_V2_INTR_MASKED_FLT_EDGE_Pos 8UL 242 #define GPIO_PRT_V2_INTR_MASKED_FLT_EDGE_Msk 0x100UL 243 /* GPIO_PRT.INTR_SET */ 244 #define GPIO_PRT_V2_INTR_SET_EDGE0_Pos 0UL 245 #define GPIO_PRT_V2_INTR_SET_EDGE0_Msk 0x1UL 246 #define GPIO_PRT_V2_INTR_SET_EDGE1_Pos 1UL 247 #define GPIO_PRT_V2_INTR_SET_EDGE1_Msk 0x2UL 248 #define GPIO_PRT_V2_INTR_SET_EDGE2_Pos 2UL 249 #define GPIO_PRT_V2_INTR_SET_EDGE2_Msk 0x4UL 250 #define GPIO_PRT_V2_INTR_SET_EDGE3_Pos 3UL 251 #define GPIO_PRT_V2_INTR_SET_EDGE3_Msk 0x8UL 252 #define GPIO_PRT_V2_INTR_SET_EDGE4_Pos 4UL 253 #define GPIO_PRT_V2_INTR_SET_EDGE4_Msk 0x10UL 254 #define GPIO_PRT_V2_INTR_SET_EDGE5_Pos 5UL 255 #define GPIO_PRT_V2_INTR_SET_EDGE5_Msk 0x20UL 256 #define GPIO_PRT_V2_INTR_SET_EDGE6_Pos 6UL 257 #define GPIO_PRT_V2_INTR_SET_EDGE6_Msk 0x40UL 258 #define GPIO_PRT_V2_INTR_SET_EDGE7_Pos 7UL 259 #define GPIO_PRT_V2_INTR_SET_EDGE7_Msk 0x80UL 260 #define GPIO_PRT_V2_INTR_SET_FLT_EDGE_Pos 8UL 261 #define GPIO_PRT_V2_INTR_SET_FLT_EDGE_Msk 0x100UL 262 /* GPIO_PRT.INTR_CFG */ 263 #define GPIO_PRT_V2_INTR_CFG_EDGE0_SEL_Pos 0UL 264 #define GPIO_PRT_V2_INTR_CFG_EDGE0_SEL_Msk 0x3UL 265 #define GPIO_PRT_V2_INTR_CFG_EDGE1_SEL_Pos 2UL 266 #define GPIO_PRT_V2_INTR_CFG_EDGE1_SEL_Msk 0xCUL 267 #define GPIO_PRT_V2_INTR_CFG_EDGE2_SEL_Pos 4UL 268 #define GPIO_PRT_V2_INTR_CFG_EDGE2_SEL_Msk 0x30UL 269 #define GPIO_PRT_V2_INTR_CFG_EDGE3_SEL_Pos 6UL 270 #define GPIO_PRT_V2_INTR_CFG_EDGE3_SEL_Msk 0xC0UL 271 #define GPIO_PRT_V2_INTR_CFG_EDGE4_SEL_Pos 8UL 272 #define GPIO_PRT_V2_INTR_CFG_EDGE4_SEL_Msk 0x300UL 273 #define GPIO_PRT_V2_INTR_CFG_EDGE5_SEL_Pos 10UL 274 #define GPIO_PRT_V2_INTR_CFG_EDGE5_SEL_Msk 0xC00UL 275 #define GPIO_PRT_V2_INTR_CFG_EDGE6_SEL_Pos 12UL 276 #define GPIO_PRT_V2_INTR_CFG_EDGE6_SEL_Msk 0x3000UL 277 #define GPIO_PRT_V2_INTR_CFG_EDGE7_SEL_Pos 14UL 278 #define GPIO_PRT_V2_INTR_CFG_EDGE7_SEL_Msk 0xC000UL 279 #define GPIO_PRT_V2_INTR_CFG_FLT_EDGE_SEL_Pos 16UL 280 #define GPIO_PRT_V2_INTR_CFG_FLT_EDGE_SEL_Msk 0x30000UL 281 #define GPIO_PRT_V2_INTR_CFG_FLT_SEL_Pos 18UL 282 #define GPIO_PRT_V2_INTR_CFG_FLT_SEL_Msk 0x1C0000UL 283 /* GPIO_PRT.CFG */ 284 #define GPIO_PRT_V2_CFG_DRIVE_MODE0_Pos 0UL 285 #define GPIO_PRT_V2_CFG_DRIVE_MODE0_Msk 0x7UL 286 #define GPIO_PRT_V2_CFG_IN_EN0_Pos 3UL 287 #define GPIO_PRT_V2_CFG_IN_EN0_Msk 0x8UL 288 #define GPIO_PRT_V2_CFG_DRIVE_MODE1_Pos 4UL 289 #define GPIO_PRT_V2_CFG_DRIVE_MODE1_Msk 0x70UL 290 #define GPIO_PRT_V2_CFG_IN_EN1_Pos 7UL 291 #define GPIO_PRT_V2_CFG_IN_EN1_Msk 0x80UL 292 #define GPIO_PRT_V2_CFG_DRIVE_MODE2_Pos 8UL 293 #define GPIO_PRT_V2_CFG_DRIVE_MODE2_Msk 0x700UL 294 #define GPIO_PRT_V2_CFG_IN_EN2_Pos 11UL 295 #define GPIO_PRT_V2_CFG_IN_EN2_Msk 0x800UL 296 #define GPIO_PRT_V2_CFG_DRIVE_MODE3_Pos 12UL 297 #define GPIO_PRT_V2_CFG_DRIVE_MODE3_Msk 0x7000UL 298 #define GPIO_PRT_V2_CFG_IN_EN3_Pos 15UL 299 #define GPIO_PRT_V2_CFG_IN_EN3_Msk 0x8000UL 300 #define GPIO_PRT_V2_CFG_DRIVE_MODE4_Pos 16UL 301 #define GPIO_PRT_V2_CFG_DRIVE_MODE4_Msk 0x70000UL 302 #define GPIO_PRT_V2_CFG_IN_EN4_Pos 19UL 303 #define GPIO_PRT_V2_CFG_IN_EN4_Msk 0x80000UL 304 #define GPIO_PRT_V2_CFG_DRIVE_MODE5_Pos 20UL 305 #define GPIO_PRT_V2_CFG_DRIVE_MODE5_Msk 0x700000UL 306 #define GPIO_PRT_V2_CFG_IN_EN5_Pos 23UL 307 #define GPIO_PRT_V2_CFG_IN_EN5_Msk 0x800000UL 308 #define GPIO_PRT_V2_CFG_DRIVE_MODE6_Pos 24UL 309 #define GPIO_PRT_V2_CFG_DRIVE_MODE6_Msk 0x7000000UL 310 #define GPIO_PRT_V2_CFG_IN_EN6_Pos 27UL 311 #define GPIO_PRT_V2_CFG_IN_EN6_Msk 0x8000000UL 312 #define GPIO_PRT_V2_CFG_DRIVE_MODE7_Pos 28UL 313 #define GPIO_PRT_V2_CFG_DRIVE_MODE7_Msk 0x70000000UL 314 #define GPIO_PRT_V2_CFG_IN_EN7_Pos 31UL 315 #define GPIO_PRT_V2_CFG_IN_EN7_Msk 0x80000000UL 316 /* GPIO_PRT.CFG_IN */ 317 #define GPIO_PRT_V2_CFG_IN_VTRIP_SEL0_0_Pos 0UL 318 #define GPIO_PRT_V2_CFG_IN_VTRIP_SEL0_0_Msk 0x1UL 319 #define GPIO_PRT_V2_CFG_IN_VTRIP_SEL1_0_Pos 1UL 320 #define GPIO_PRT_V2_CFG_IN_VTRIP_SEL1_0_Msk 0x2UL 321 #define GPIO_PRT_V2_CFG_IN_VTRIP_SEL2_0_Pos 2UL 322 #define GPIO_PRT_V2_CFG_IN_VTRIP_SEL2_0_Msk 0x4UL 323 #define GPIO_PRT_V2_CFG_IN_VTRIP_SEL3_0_Pos 3UL 324 #define GPIO_PRT_V2_CFG_IN_VTRIP_SEL3_0_Msk 0x8UL 325 #define GPIO_PRT_V2_CFG_IN_VTRIP_SEL4_0_Pos 4UL 326 #define GPIO_PRT_V2_CFG_IN_VTRIP_SEL4_0_Msk 0x10UL 327 #define GPIO_PRT_V2_CFG_IN_VTRIP_SEL5_0_Pos 5UL 328 #define GPIO_PRT_V2_CFG_IN_VTRIP_SEL5_0_Msk 0x20UL 329 #define GPIO_PRT_V2_CFG_IN_VTRIP_SEL6_0_Pos 6UL 330 #define GPIO_PRT_V2_CFG_IN_VTRIP_SEL6_0_Msk 0x40UL 331 #define GPIO_PRT_V2_CFG_IN_VTRIP_SEL7_0_Pos 7UL 332 #define GPIO_PRT_V2_CFG_IN_VTRIP_SEL7_0_Msk 0x80UL 333 /* GPIO_PRT.CFG_OUT */ 334 #define GPIO_PRT_V2_CFG_OUT_SLOW0_Pos 0UL 335 #define GPIO_PRT_V2_CFG_OUT_SLOW0_Msk 0x1UL 336 #define GPIO_PRT_V2_CFG_OUT_SLOW1_Pos 1UL 337 #define GPIO_PRT_V2_CFG_OUT_SLOW1_Msk 0x2UL 338 #define GPIO_PRT_V2_CFG_OUT_SLOW2_Pos 2UL 339 #define GPIO_PRT_V2_CFG_OUT_SLOW2_Msk 0x4UL 340 #define GPIO_PRT_V2_CFG_OUT_SLOW3_Pos 3UL 341 #define GPIO_PRT_V2_CFG_OUT_SLOW3_Msk 0x8UL 342 #define GPIO_PRT_V2_CFG_OUT_SLOW4_Pos 4UL 343 #define GPIO_PRT_V2_CFG_OUT_SLOW4_Msk 0x10UL 344 #define GPIO_PRT_V2_CFG_OUT_SLOW5_Pos 5UL 345 #define GPIO_PRT_V2_CFG_OUT_SLOW5_Msk 0x20UL 346 #define GPIO_PRT_V2_CFG_OUT_SLOW6_Pos 6UL 347 #define GPIO_PRT_V2_CFG_OUT_SLOW6_Msk 0x40UL 348 #define GPIO_PRT_V2_CFG_OUT_SLOW7_Pos 7UL 349 #define GPIO_PRT_V2_CFG_OUT_SLOW7_Msk 0x80UL 350 #define GPIO_PRT_V2_CFG_OUT_DRIVE_SEL0_Pos 16UL 351 #define GPIO_PRT_V2_CFG_OUT_DRIVE_SEL0_Msk 0x30000UL 352 #define GPIO_PRT_V2_CFG_OUT_DRIVE_SEL1_Pos 18UL 353 #define GPIO_PRT_V2_CFG_OUT_DRIVE_SEL1_Msk 0xC0000UL 354 #define GPIO_PRT_V2_CFG_OUT_DRIVE_SEL2_Pos 20UL 355 #define GPIO_PRT_V2_CFG_OUT_DRIVE_SEL2_Msk 0x300000UL 356 #define GPIO_PRT_V2_CFG_OUT_DRIVE_SEL3_Pos 22UL 357 #define GPIO_PRT_V2_CFG_OUT_DRIVE_SEL3_Msk 0xC00000UL 358 #define GPIO_PRT_V2_CFG_OUT_DRIVE_SEL4_Pos 24UL 359 #define GPIO_PRT_V2_CFG_OUT_DRIVE_SEL4_Msk 0x3000000UL 360 #define GPIO_PRT_V2_CFG_OUT_DRIVE_SEL5_Pos 26UL 361 #define GPIO_PRT_V2_CFG_OUT_DRIVE_SEL5_Msk 0xC000000UL 362 #define GPIO_PRT_V2_CFG_OUT_DRIVE_SEL6_Pos 28UL 363 #define GPIO_PRT_V2_CFG_OUT_DRIVE_SEL6_Msk 0x30000000UL 364 #define GPIO_PRT_V2_CFG_OUT_DRIVE_SEL7_Pos 30UL 365 #define GPIO_PRT_V2_CFG_OUT_DRIVE_SEL7_Msk 0xC0000000UL 366 /* GPIO_PRT.CFG_SIO */ 367 #define GPIO_PRT_V2_CFG_SIO_VREG_EN01_Pos 0UL 368 #define GPIO_PRT_V2_CFG_SIO_VREG_EN01_Msk 0x1UL 369 #define GPIO_PRT_V2_CFG_SIO_IBUF_SEL01_Pos 1UL 370 #define GPIO_PRT_V2_CFG_SIO_IBUF_SEL01_Msk 0x2UL 371 #define GPIO_PRT_V2_CFG_SIO_VTRIP_SEL01_Pos 2UL 372 #define GPIO_PRT_V2_CFG_SIO_VTRIP_SEL01_Msk 0x4UL 373 #define GPIO_PRT_V2_CFG_SIO_VREF_SEL01_Pos 3UL 374 #define GPIO_PRT_V2_CFG_SIO_VREF_SEL01_Msk 0x18UL 375 #define GPIO_PRT_V2_CFG_SIO_VOH_SEL01_Pos 5UL 376 #define GPIO_PRT_V2_CFG_SIO_VOH_SEL01_Msk 0xE0UL 377 #define GPIO_PRT_V2_CFG_SIO_VREG_EN23_Pos 8UL 378 #define GPIO_PRT_V2_CFG_SIO_VREG_EN23_Msk 0x100UL 379 #define GPIO_PRT_V2_CFG_SIO_IBUF_SEL23_Pos 9UL 380 #define GPIO_PRT_V2_CFG_SIO_IBUF_SEL23_Msk 0x200UL 381 #define GPIO_PRT_V2_CFG_SIO_VTRIP_SEL23_Pos 10UL 382 #define GPIO_PRT_V2_CFG_SIO_VTRIP_SEL23_Msk 0x400UL 383 #define GPIO_PRT_V2_CFG_SIO_VREF_SEL23_Pos 11UL 384 #define GPIO_PRT_V2_CFG_SIO_VREF_SEL23_Msk 0x1800UL 385 #define GPIO_PRT_V2_CFG_SIO_VOH_SEL23_Pos 13UL 386 #define GPIO_PRT_V2_CFG_SIO_VOH_SEL23_Msk 0xE000UL 387 #define GPIO_PRT_V2_CFG_SIO_VREG_EN45_Pos 16UL 388 #define GPIO_PRT_V2_CFG_SIO_VREG_EN45_Msk 0x10000UL 389 #define GPIO_PRT_V2_CFG_SIO_IBUF_SEL45_Pos 17UL 390 #define GPIO_PRT_V2_CFG_SIO_IBUF_SEL45_Msk 0x20000UL 391 #define GPIO_PRT_V2_CFG_SIO_VTRIP_SEL45_Pos 18UL 392 #define GPIO_PRT_V2_CFG_SIO_VTRIP_SEL45_Msk 0x40000UL 393 #define GPIO_PRT_V2_CFG_SIO_VREF_SEL45_Pos 19UL 394 #define GPIO_PRT_V2_CFG_SIO_VREF_SEL45_Msk 0x180000UL 395 #define GPIO_PRT_V2_CFG_SIO_VOH_SEL45_Pos 21UL 396 #define GPIO_PRT_V2_CFG_SIO_VOH_SEL45_Msk 0xE00000UL 397 #define GPIO_PRT_V2_CFG_SIO_VREG_EN67_Pos 24UL 398 #define GPIO_PRT_V2_CFG_SIO_VREG_EN67_Msk 0x1000000UL 399 #define GPIO_PRT_V2_CFG_SIO_IBUF_SEL67_Pos 25UL 400 #define GPIO_PRT_V2_CFG_SIO_IBUF_SEL67_Msk 0x2000000UL 401 #define GPIO_PRT_V2_CFG_SIO_VTRIP_SEL67_Pos 26UL 402 #define GPIO_PRT_V2_CFG_SIO_VTRIP_SEL67_Msk 0x4000000UL 403 #define GPIO_PRT_V2_CFG_SIO_VREF_SEL67_Pos 27UL 404 #define GPIO_PRT_V2_CFG_SIO_VREF_SEL67_Msk 0x18000000UL 405 #define GPIO_PRT_V2_CFG_SIO_VOH_SEL67_Pos 29UL 406 #define GPIO_PRT_V2_CFG_SIO_VOH_SEL67_Msk 0xE0000000UL 407 /* GPIO_PRT.CFG_IN_AUTOLVL */ 408 #define GPIO_PRT_V2_CFG_IN_AUTOLVL_VTRIP_SEL0_1_Pos 0UL 409 #define GPIO_PRT_V2_CFG_IN_AUTOLVL_VTRIP_SEL0_1_Msk 0x1UL 410 #define GPIO_PRT_V2_CFG_IN_AUTOLVL_VTRIP_SEL1_1_Pos 1UL 411 #define GPIO_PRT_V2_CFG_IN_AUTOLVL_VTRIP_SEL1_1_Msk 0x2UL 412 #define GPIO_PRT_V2_CFG_IN_AUTOLVL_VTRIP_SEL2_1_Pos 2UL 413 #define GPIO_PRT_V2_CFG_IN_AUTOLVL_VTRIP_SEL2_1_Msk 0x4UL 414 #define GPIO_PRT_V2_CFG_IN_AUTOLVL_VTRIP_SEL3_1_Pos 3UL 415 #define GPIO_PRT_V2_CFG_IN_AUTOLVL_VTRIP_SEL3_1_Msk 0x8UL 416 #define GPIO_PRT_V2_CFG_IN_AUTOLVL_VTRIP_SEL4_1_Pos 4UL 417 #define GPIO_PRT_V2_CFG_IN_AUTOLVL_VTRIP_SEL4_1_Msk 0x10UL 418 #define GPIO_PRT_V2_CFG_IN_AUTOLVL_VTRIP_SEL5_1_Pos 5UL 419 #define GPIO_PRT_V2_CFG_IN_AUTOLVL_VTRIP_SEL5_1_Msk 0x20UL 420 #define GPIO_PRT_V2_CFG_IN_AUTOLVL_VTRIP_SEL6_1_Pos 6UL 421 #define GPIO_PRT_V2_CFG_IN_AUTOLVL_VTRIP_SEL6_1_Msk 0x40UL 422 #define GPIO_PRT_V2_CFG_IN_AUTOLVL_VTRIP_SEL7_1_Pos 7UL 423 #define GPIO_PRT_V2_CFG_IN_AUTOLVL_VTRIP_SEL7_1_Msk 0x80UL 424 425 426 /* GPIO.INTR_CAUSE0 */ 427 #define GPIO_V2_INTR_CAUSE0_PORT_INT_Pos 0UL 428 #define GPIO_V2_INTR_CAUSE0_PORT_INT_Msk 0xFFFFFFFFUL 429 /* GPIO.INTR_CAUSE1 */ 430 #define GPIO_V2_INTR_CAUSE1_PORT_INT_Pos 0UL 431 #define GPIO_V2_INTR_CAUSE1_PORT_INT_Msk 0xFFFFFFFFUL 432 /* GPIO.INTR_CAUSE2 */ 433 #define GPIO_V2_INTR_CAUSE2_PORT_INT_Pos 0UL 434 #define GPIO_V2_INTR_CAUSE2_PORT_INT_Msk 0xFFFFFFFFUL 435 /* GPIO.INTR_CAUSE3 */ 436 #define GPIO_V2_INTR_CAUSE3_PORT_INT_Pos 0UL 437 #define GPIO_V2_INTR_CAUSE3_PORT_INT_Msk 0xFFFFFFFFUL 438 /* GPIO.VDD_ACTIVE */ 439 #define GPIO_V2_VDD_ACTIVE_VDDIO_ACTIVE_Pos 0UL 440 #define GPIO_V2_VDD_ACTIVE_VDDIO_ACTIVE_Msk 0xFFFFUL 441 #define GPIO_V2_VDD_ACTIVE_VDDA_ACTIVE_Pos 30UL 442 #define GPIO_V2_VDD_ACTIVE_VDDA_ACTIVE_Msk 0x40000000UL 443 #define GPIO_V2_VDD_ACTIVE_VDDD_ACTIVE_Pos 31UL 444 #define GPIO_V2_VDD_ACTIVE_VDDD_ACTIVE_Msk 0x80000000UL 445 /* GPIO.VDD_INTR */ 446 #define GPIO_V2_VDD_INTR_VDDIO_ACTIVE_Pos 0UL 447 #define GPIO_V2_VDD_INTR_VDDIO_ACTIVE_Msk 0xFFFFUL 448 #define GPIO_V2_VDD_INTR_VDDA_ACTIVE_Pos 30UL 449 #define GPIO_V2_VDD_INTR_VDDA_ACTIVE_Msk 0x40000000UL 450 #define GPIO_V2_VDD_INTR_VDDD_ACTIVE_Pos 31UL 451 #define GPIO_V2_VDD_INTR_VDDD_ACTIVE_Msk 0x80000000UL 452 /* GPIO.VDD_INTR_MASK */ 453 #define GPIO_V2_VDD_INTR_MASK_VDDIO_ACTIVE_Pos 0UL 454 #define GPIO_V2_VDD_INTR_MASK_VDDIO_ACTIVE_Msk 0xFFFFUL 455 #define GPIO_V2_VDD_INTR_MASK_VDDA_ACTIVE_Pos 30UL 456 #define GPIO_V2_VDD_INTR_MASK_VDDA_ACTIVE_Msk 0x40000000UL 457 #define GPIO_V2_VDD_INTR_MASK_VDDD_ACTIVE_Pos 31UL 458 #define GPIO_V2_VDD_INTR_MASK_VDDD_ACTIVE_Msk 0x80000000UL 459 /* GPIO.VDD_INTR_MASKED */ 460 #define GPIO_V2_VDD_INTR_MASKED_VDDIO_ACTIVE_Pos 0UL 461 #define GPIO_V2_VDD_INTR_MASKED_VDDIO_ACTIVE_Msk 0xFFFFUL 462 #define GPIO_V2_VDD_INTR_MASKED_VDDA_ACTIVE_Pos 30UL 463 #define GPIO_V2_VDD_INTR_MASKED_VDDA_ACTIVE_Msk 0x40000000UL 464 #define GPIO_V2_VDD_INTR_MASKED_VDDD_ACTIVE_Pos 31UL 465 #define GPIO_V2_VDD_INTR_MASKED_VDDD_ACTIVE_Msk 0x80000000UL 466 /* GPIO.VDD_INTR_SET */ 467 #define GPIO_V2_VDD_INTR_SET_VDDIO_ACTIVE_Pos 0UL 468 #define GPIO_V2_VDD_INTR_SET_VDDIO_ACTIVE_Msk 0xFFFFUL 469 #define GPIO_V2_VDD_INTR_SET_VDDA_ACTIVE_Pos 30UL 470 #define GPIO_V2_VDD_INTR_SET_VDDA_ACTIVE_Msk 0x40000000UL 471 #define GPIO_V2_VDD_INTR_SET_VDDD_ACTIVE_Pos 31UL 472 #define GPIO_V2_VDD_INTR_SET_VDDD_ACTIVE_Msk 0x80000000UL 473 474 475 #endif /* _CYIP_GPIO_V2_H_ */ 476 477 478 /* [] END OF FILE */ 479
