Searched full:default (Results 1 – 25 of 2402) sorted by relevance
12345678910>>...97
6 task_snapshot (default)8 port: pxPortInitialiseStack (default)9 port: xPortStartScheduler (default)11 port: vPortReleaseTaskMPUSettings (default)12 tasks: xTaskCreateRestricted (default)13 port: vPortStoreTaskMPUSettings (default)14 tasks: vTaskAllocateMPURegions (default)15 tasks: prvTaskCheckFreeStackSpace (default)16 tasks: prvInitialiseNewTask (default)17 tasks: prvInitialiseTaskLists (default)[all …]
4 default 307225 default 0 if BT_BLUEDROID_PINNED_TO_CORE_026 default 1 if BT_BLUEDROID_PINNED_TO_CORE_127 default 032 default 409639 default n46 default n53 default n60 default n67 default n[all …]
3 default 17 default 1014 default BT_CTRL_BLE_MAX_ACT15 default 020 default 042 default 0 if BT_CTRL_PINNED_TO_CORE_043 default 1 if BT_CTRL_PINNED_TO_CORE_144 default 065 default 0 if BT_CTRL_HCI_MODE_UART_H466 default 1 if BT_CTRL_HCI_M0DE_VHCI[all …]
4 string "Default serial port"6 default "/dev/ttyUSB0"14 prompt "Default baud rate"16 default ESPTOOLPY_BAUD_115200B18 Default baud rate to use while communicating with the ESP chip. Can be overridden by37 default 11520042 default 115200 if ESPTOOLPY_BAUD_115200B43 default 230400 if ESPTOOLPY_BAUD_230400B44 default 921600 if ESPTOOLPY_BAUD_921600B45 default 2000000 if ESPTOOLPY_BAUD_2MB[all …]
3 default 17 default 1015 default BT_CTRL_BLE_MAX_ACT16 default 021 default 029 default 050 default 0 if BT_CTRL_HCI_MODE_UART_H451 default 1 if BT_CTRL_HCI_M0DE_VHCI52 default 159 default 30[all …]
4 default BT_NIMBLE_MEM_ALLOC_MODE_INTERNAL11 - Either internal or external memory based on default malloc()23 bool "Default alloc mode"39 default BT_NIMBLE_LOG_LEVEL_INFO43 --> Default log verbosity".59 default 0 if BT_NIMBLE_LOG_LEVEL_DEBUG60 default 1 if BT_NIMBLE_LOG_LEVEL_INFO61 default 2 if BT_NIMBLE_LOG_LEVEL_WARNING62 default 3 if BT_NIMBLE_LOG_LEVEL_ERROR63 default 4 if BT_NIMBLE_LOG_LEVEL_NONE[all …]
5 default MBEDTLS_INTERNAL_MEM_ALLOC12 - Either internal or external memory based on default malloc()36 bool "Default alloc mode"55 default 1638461 16384 is the default and this value is required to comply76 default y79 in asymmetric way. Please note that enabling this with default values84 default 1638488 This defines maximum incoming fragment length, overriding default93 default 4096[all …]
5 default 'espressif'7 The default name this device will report to other devices on the network.12 default n20 default n31 default y39 default n55 default n66 default y77 default 1086 default n[all …]
6 ringbuf: prvGetCurMaxSizeNoSplit (default)7 ringbuf: prvGetCurMaxSizeAllowSplit (default)8 ringbuf: prvGetCurMaxSizeByteBuf (default)9 ringbuf: prvReturnItemByteBuf (default)10 ringbuf: prvGetItemByteBuf (default)11 ringbuf: prvCheckItemFitsByteBuffer (default)12 ringbuf: prvReturnItemDefault (default)13 ringbuf: prvGetItemDefault (default)14 ringbuf: prvAcquireItemNoSplit (default)15 ringbuf: prvSendItemDoneNoSplit (default)[all …]
6 default ESP32S3_DEFAULT_CPU_FREQ_40 if IDF_ENV_FPGA7 default ESP32S3_DEFAULT_CPU_FREQ_160 if !IDF_ENV_FPGA24 default 40 if ESP32S3_DEFAULT_CPU_FREQ_4025 default 80 if ESP32S3_DEFAULT_CPU_FREQ_8026 default 160 if ESP32S3_DEFAULT_CPU_FREQ_16027 default 240 if ESP32S3_DEFAULT_CPU_FREQ_24033 default ESP32S3_INSTRUCTION_CACHE_16KB47 default 0x4000 if ESP32S3_INSTRUCTION_CACHE_16KB48 default 0x8000 if ESP32S3_INSTRUCTION_CACHE_32KB52 default ESP32S3_INSTRUCTION_CACHE_8WAYS[all …]
28 /** chndata : RO; bitpos: [31:0]; default: 0;41 /** chmdata : RO; bitpos: [31:0]; default: 0;56 /** tx_start_n : WT; bitpos: [0]; default: 0;60 /** mem_rd_rst_n : WT; bitpos: [1]; default: 0;64 /** apb_mem_rst_n : WT; bitpos: [2]; default: 0;68 /** tx_conti_mode_n : R/W; bitpos: [3]; default: 0;73 /** mem_tx_wrap_en_n : R/W; bitpos: [4]; default: 0;78 /** idle_out_lv_n : R/W; bitpos: [5]; default: 0;83 /** idle_out_en_n : R/W; bitpos: [6]; default: 0;87 /** tx_stop_n : R/W/SC; bitpos: [7]; default: 0;[all …]
28 /** rxfifo_rd_byte : RO; bitpos: [7:0]; default: 0;45 /** rx_size : R/W; bitpos: [3:1]; default: 1;47 * The default number is 128 bytes.50 /** tx_size : R/W; bitpos: [6:4]; default: 1;52 * The default number is 128 bytes.55 /** rx_flow_thrhd : R/W; bitpos: [16:7]; default: 0;60 /** rx_tout_thrhd : R/W; bitpos: [26:17]; default: 10;66 /** mem_force_pd : R/W; bitpos: [27]; default: 0;70 /** mem_force_pu : R/W; bitpos: [28]; default: 0;86 /** rxfifo_full_int_raw : R/WTC/SS; bitpos: [0]; default: 0;[all …]
28 /** i2c_scl_low_period_reg : R/W; bitpos: [19:0]; default: 256;42 /** i2c_sda_force_out : R/W; bitpos: [0]; default: 0;46 /** i2c_scl_force_out : R/W; bitpos: [1]; default: 0;50 /** i2c_ms_mode : R/W; bitpos: [2]; default: 0;54 /** i2c_trans_start : R/W; bitpos: [3]; default: 0;58 /** i2c_tx_lsb_first : R/W; bitpos: [4]; default: 0;62 /** i2c_rx_lsb_first : R/W; bitpos: [5]; default: 0;67 /** i2c_i2c_ctrl_clk_gate_en : R/W; bitpos: [29]; default: 0;71 /** i2c_i2c_reset : R/W; bitpos: [30]; default: 0;75 /** i2c_i2cclk_en : R/W; bitpos: [31]; default: 0;[all …]
54 /* GPIO_BT_SEL : R/W ;bitpos:[31:0] ;default: 32'h0 ; */62 /* GPIO_OUT_DATA : R/W ;bitpos:[31:0] ;default: 32'h0 ; */70 /* GPIO_OUT_W1TS : WO ;bitpos:[31:0] ;default: 32'h0 ; */78 /* GPIO_OUT_W1TC : WO ;bitpos:[31:0] ;default: 32'h0 ; */86 /* GPIO_OUT1_DATA : R/W ;bitpos:[21:0] ;default: 22'h0 ; */94 /* GPIO_OUT1_W1TS : WO ;bitpos:[21:0] ;default: 22'h0 ; */102 /* GPIO_OUT1_W1TC : WO ;bitpos:[21:0] ;default: 22'h0 ; */110 /* GPIO_SDIO_SEL : R/W ;bitpos:[7:0] ;default: 8'h0 ; */118 /* GPIO_ENABLE_DATA : R/W ;bitpos:[31:0] ;default: 32'h0 ; */126 /* GPIO_ENABLE_W1TS : WO ;bitpos:[31:0] ;default: 32'h0 ; */[all …]
19 /** clk_prescale : R/W; bitpos: [7:0]; default: 0;35 /** timer_prescale : R/W; bitpos: [7:0]; default: 0;40 /** timer_period : R/W; bitpos: [23:8]; default: 255;44 /** timer_period_upmethod : R/W; bitpos: [25:24]; default: 0;59 /** timer_start : R/W/SC; bitpos: [2:0]; default: 0;66 /** timer_mod : R/W; bitpos: [4:3]; default: 0;81 /** timer_synci_en : R/W; bitpos: [0]; default: 0;85 /** timer_sync_sw : R/W; bitpos: [1]; default: 0;89 /** timer_synco_sel : R/W; bitpos: [3:2]; default: 0;94 /** timer_phase : R/W; bitpos: [19:4]; default: 0;[all …]
6 default ESP_SYSTEM_PANIC_PRINT_REBOOT46 default n54 default n60 default n65 default 5 if IDF_TARGET_ESP3266 default 082 default y if IDF_TARGET_ESP32 && FREERTOS_UNICORE83 default y if IDF_TARGET_ESP32S284 default y if IDF_TARGET_ESP32C385 default y if IDF_TARGET_ESP32S3[all …]
5 default y11 default y17 default y24 default y32 default n35 as an incremental number rather then a random value (used by default)39 default n42 The MQTT client tries to publish all messages by default, even in the disconnected state49 default n56 default n[all …]
20 /** chn_data : RO; bitpos: [31:0]; default: 0;35 /** div_cnt : R/W; bitpos: [7:0]; default: 2;39 /** idle_thres : R/W; bitpos: [23:8]; default: 4096;44 /** mem_size : R/W; bitpos: [26:24]; default: 1;49 /** carrier_eff_en : R/W; bitpos: [27]; default: 1;56 /** carrier_en : R/W; bitpos: [28]; default: 1;61 /** carrier_out_lv : R/W; bitpos: [29]; default: 1;79 /** tx_start : R/W; bitpos: [0]; default: 0;83 /** rx_en : R/W; bitpos: [1]; default: 0;87 /** mem_wr_rst : WO; bitpos: [2]; default: 0;[all …]
51 /* GPIO_BT_SEL : R/W ;bitpos:[31:0] ;default: 32'h0 ; */59 /* GPIO_OUT_DATA : R/W ;bitpos:[31:0] ;default: 32'h0 ; */67 /* GPIO_OUT_W1TS : WO ;bitpos:[31:0] ;default: 32'h0 ; */75 /* GPIO_OUT_W1TC : WO ;bitpos:[31:0] ;default: 32'h0 ; */83 /* GPIO_OUT1_DATA : R/W ;bitpos:[21:0] ;default: 22'h0 ; */91 /* GPIO_OUT1_W1TS : WO ;bitpos:[21:0] ;default: 22'h0 ; */99 /* GPIO_OUT1_W1TC : WO ;bitpos:[21:0] ;default: 22'h0 ; */107 /* GPIO_SDIO_SEL : R/W ;bitpos:[7:0] ;default: 8'h0 ; */115 /* GPIO_ENABLE_DATA : R/W ;bitpos:[31:0] ;default: 32'h0 ; */123 /* GPIO_ENABLE_W1TS : WO ;bitpos:[31:0] ;default: 32'h0 ; */[all …]
20 /* SLC_SLC1_TOKEN_SEL : R/W ;bitpos:[31] ;default: 1'h1 ; */26 /* SLC_SLC1_TOKEN_AUTO_CLR : R/W ;bitpos:[30] ;default: 1'h1 ; */32 /* SLC_SLC1_TXDATA_BURST_EN : R/W ;bitpos:[29] ;default: 1'b1 ; */38 /* SLC_SLC1_TXDSCR_BURST_EN : R/W ;bitpos:[28] ;default: 1'b1 ; */44 /* SLC_SLC1_TXLINK_AUTO_RET : R/W ;bitpos:[27] ;default: 1'b1 ; */50 /* SLC_SLC1_RXLINK_AUTO_RET : R/W ;bitpos:[26] ;default: 1'b1 ; */56 /* SLC_SLC1_RXDATA_BURST_EN : R/W ;bitpos:[25] ;default: 1'b1 ; */62 /* SLC_SLC1_RXDSCR_BURST_EN : R/W ;bitpos:[24] ;default: 1'b1 ; */68 /* SLC_SLC1_RX_NO_RESTART_CLR : R/W ;bitpos:[23] ;default: 1'b0 ; */74 /* SLC_SLC1_RX_AUTO_WRBACK : R/W ;bitpos:[22] ;default: 1'b0 ; */[all …]
20 /* HOST_SLC_FUNC2_INT : R/W ;bitpos:[24] ;default: 1'b0 ; */28 /* HOST_SLC_FUNC2_INT_EN : R/W ;bitpos:[0] ;default: 1'b0 ; */36 /* HOST_SLC_FUNC1_MDSTAT : R/W ;bitpos:[0] ;default: 1'b1 ; */44 /* HOST_GPIO_SDIO_INT0 : RO ;bitpos:[31:0] ;default: 32'b0 ; */52 /* HOST_GPIO_SDIO_INT1 : RO ;bitpos:[7:0] ;default: 8'b0 ; */60 /* HOST_GPIO_SDIO_IN0 : RO ;bitpos:[31:0] ;default: 32'b0 ; */68 /* HOST_GPIO_SDIO_IN1 : RO ;bitpos:[7:0] ;default: 8'b0 ; */76 /* HOST_SLC0_RX_PF_EOF : RO ;bitpos:[31:28] ;default: 4'h0 ; */82 /* HOST_HOSTSLC0_TOKEN1 : RO ;bitpos:[27:16] ;default: 12'h0 ; */88 /* HOST_SLC0_RX_PF_VALID : RO ;bitpos:[12] ;default: 4'h0 ; */[all …]
51 /* GPIO_BT_SEL : R/W ;bitpos:[31:0] ;default: 32'h0 ; */59 /* GPIO_OUT_DATA : R/W ;bitpos:[25:0] ;default: 26'h0 ; */67 /* GPIO_OUT_W1TS : WO ;bitpos:[25:0] ;default: 26'h0 ; */75 /* GPIO_OUT_W1TC : WO ;bitpos:[25:0] ;default: 26'h0 ; */83 /* GPIO_SDIO_SEL : R/W ;bitpos:[7:0] ;default: 8'h0 ; */91 /* GPIO_ENABLE_DATA : R/W ;bitpos:[25:0] ;default: 26'h0 ; */99 /* GPIO_ENABLE_W1TS : WO ;bitpos:[25:0] ;default: 26'h0 ; */107 /* GPIO_ENABLE_W1TC : WO ;bitpos:[25:0] ;default: 26'h0 ; */115 /* GPIO_STRAPPING : RO ;bitpos:[15:0] ;default: ; */123 /* GPIO_IN_DATA : RO ;bitpos:[25:0] ;default: ; */[all …]
51 /* GPIO_BT_SEL : R/W ;bitpos:[31:0] ;default: 32'h0 ; */59 /* GPIO_OUT_DATA : R/W ;bitpos:[31:0] ;default: 32'h0 ; */67 /* GPIO_OUT_W1TS : WO ;bitpos:[31:0] ;default: 32'h0 ; */75 /* GPIO_OUT_W1TC : WO ;bitpos:[31:0] ;default: 32'h0 ; */83 /* GPIO_OUT1_DATA : R/W ;bitpos:[12:0] ;default: 13'h0 ; */91 /* GPIO_OUT1_W1TS : WO ;bitpos:[12:0] ;default: 13'h0 ; */99 /* GPIO_OUT1_W1TC : WO ;bitpos:[12:0] ;default: 13'h0 ; */107 /* GPIO_SDIO_SEL : R/W ;bitpos:[7:0] ;default: 8'h0 ; */115 /* GPIO_ENABLE_DATA : R/W ;bitpos:[31:0] ;default: 32'h0 ; */123 /* GPIO_ENABLE_W1TS : WO ;bitpos:[31:0] ;default: 32'h0 ; */[all …]
9 default ESP32S2_DEFAULT_CPU_FREQ_160 if !IDF_ENV_FPGA10 default ESP32S2_DEFAULT_CPU_FREQ_FPGA if IDF_ENV_FPGA27 default 40 if IDF_ENV_FPGA28 default 80 if ESP32S2_DEFAULT_CPU_FREQ_8029 default 160 if ESP32S2_DEFAULT_CPU_FREQ_16030 default 240 if ESP32S2_DEFAULT_CPU_FREQ_24036 default ESP32S2_INSTRUCTION_CACHE_8KB50 default ESP32S2_INSTRUCTION_CACHE_LINE_32B62 default ESP32S2_DATA_CACHE_0KB if !ESP32S2_SPIRAM_SUPPORT63 default ESP32S2_DATA_CACHE_8KB if ESP32S2_SPIRAM_SUPPORT[all …]
