Lines Matching refs:AHB5PERIPH_BASE_NS
3030 #define AHB5PERIPH_BASE_NS (PERIPH_BASE_NS + 0x08020000UL) macro
3212 #define HPDMA1_BASE_NS (AHB5PERIPH_BASE_NS + 0x0000UL)
3229 #define DMA2D_BASE_NS (AHB5PERIPH_BASE_NS + 0x1000UL)
3230 #define JPEG_BASE_NS (AHB5PERIPH_BASE_NS + 0x3000UL)
3231 #define FMC_R_BASE_NS (AHB5PERIPH_BASE_NS + 0x4000UL)
3237 #define XSPI1_BASE_NS (AHB5PERIPH_BASE_NS + 0x5000UL)
3238 #define PSSI_BASE_NS (AHB5PERIPH_BASE_NS + 0x6400UL)
3239 #define SDMMC2_BASE_NS (AHB5PERIPH_BASE_NS + 0x6800UL)
3240 #define DLYB_SDMMC2_BASE_NS (AHB5PERIPH_BASE_NS + 0x6C00UL)
3241 #define SDMMC1_BASE_NS (AHB5PERIPH_BASE_NS + 0x7000UL)
3242 #define DLYB_SDMMC1_BASE_NS (AHB5PERIPH_BASE_NS + 0x8000UL)
3243 #define DCMI_BASE_NS (AHB5PERIPH_BASE_NS + 0x8400UL)
3244 #define XSPI2_BASE_NS (AHB5PERIPH_BASE_NS + 0xA000UL)
3245 #define XSPIM_BASE_NS (AHB5PERIPH_BASE_NS + 0xB400UL)
3246 #define MCE1_BASE_NS (AHB5PERIPH_BASE_NS + 0xB800UL)
3253 #define MCE2_BASE_NS (AHB5PERIPH_BASE_NS + 0xBC00UL)
3260 #define MCE3_BASE_NS (AHB5PERIPH_BASE_NS + 0xC000UL)
3267 #define MCE4_BASE_NS (AHB5PERIPH_BASE_NS + 0xE000UL)
3274 #define XSPI3_BASE_NS (AHB5PERIPH_BASE_NS + 0xD000UL)
3275 #define GFXMMU_BASE_NS (AHB5PERIPH_BASE_NS + 0x010000UL)
3276 #define GPU2D_BASE_NS (AHB5PERIPH_BASE_NS + 0x014000UL)
3277 #define GPUCACHE_BASE_NS (AHB5PERIPH_BASE_NS + 0x015000UL)
3278 #define ICACHE_BASE_NS (AHB5PERIPH_BASE_NS + 0x015000UL)
3279 #define ETH1_BASE_NS (AHB5PERIPH_BASE_NS + 0x016000UL)
3281 #define USB1_HS_PHYC_BASE_NS (AHB5PERIPH_BASE_NS + 0x01FC00UL)
3282 #define USB2_HS_PHYC_BASE_NS (AHB5PERIPH_BASE_NS + 0x0A0000UL)
3283 #define USB1_OTG_HS_BASE_NS (AHB5PERIPH_BASE_NS + 0x020000UL)
3284 #define USB2_OTG_HS_BASE_NS (AHB5PERIPH_BASE_NS + 0x060000UL)