Lines Matching refs:AHB5PERIPH_BASE_NS
2933 #define AHB5PERIPH_BASE_NS (PERIPH_BASE_NS + 0x08020000UL) macro
3116 #define HPDMA1_BASE_NS (AHB5PERIPH_BASE_NS + 0x0000UL)
3133 #define DMA2D_BASE_NS (AHB5PERIPH_BASE_NS + 0x1000UL)
3134 #define JPEG_BASE_NS (AHB5PERIPH_BASE_NS + 0x3000UL)
3135 #define FMC_R_BASE_NS (AHB5PERIPH_BASE_NS + 0x4000UL)
3141 #define XSPI1_BASE_NS (AHB5PERIPH_BASE_NS + 0x5000UL)
3142 #define PSSI_BASE_NS (AHB5PERIPH_BASE_NS + 0x6400UL)
3143 #define SDMMC2_BASE_NS (AHB5PERIPH_BASE_NS + 0x6800UL)
3144 #define DLYB_SDMMC2_BASE_NS (AHB5PERIPH_BASE_NS + 0x6C00UL)
3145 #define SDMMC1_BASE_NS (AHB5PERIPH_BASE_NS + 0x7000UL)
3146 #define DLYB_SDMMC1_BASE_NS (AHB5PERIPH_BASE_NS + 0x8000UL)
3147 #define DCMI_BASE_NS (AHB5PERIPH_BASE_NS + 0x8400UL)
3148 #define XSPI2_BASE_NS (AHB5PERIPH_BASE_NS + 0xA000UL)
3149 #define XSPIM_BASE_NS (AHB5PERIPH_BASE_NS + 0xB400UL)
3150 #define XSPI3_BASE_NS (AHB5PERIPH_BASE_NS + 0xD000UL)
3151 #define GFXMMU_BASE_NS (AHB5PERIPH_BASE_NS + 0x010000UL)
3152 #define GPU2D_BASE_NS (AHB5PERIPH_BASE_NS + 0x014000UL)
3153 #define GPUCACHE_BASE_NS (AHB5PERIPH_BASE_NS + 0x015000UL)
3154 #define ICACHE_BASE_NS (AHB5PERIPH_BASE_NS + 0x015000UL)
3155 #define ETH1_BASE_NS (AHB5PERIPH_BASE_NS + 0x016000UL)
3157 #define USB1_HS_PHYC_BASE_NS (AHB5PERIPH_BASE_NS + 0x01FC00UL)
3158 #define USB2_HS_PHYC_BASE_NS (AHB5PERIPH_BASE_NS + 0x0A0000UL)
3159 #define USB1_OTG_HS_BASE_NS (AHB5PERIPH_BASE_NS + 0x020000UL)
3160 #define USB2_OTG_HS_BASE_NS (AHB5PERIPH_BASE_NS + 0x060000UL)
3161 #define CACHEAXI_BASE_NS (AHB5PERIPH_BASE_NS + 0x0BFC00UL)
3162 #define NPU_BASE_NS (AHB5PERIPH_BASE_NS + 0x0C0000UL)