Lines Matching refs:AHB5PERIPH_BASE_NS
2903 #define AHB5PERIPH_BASE_NS (PERIPH_BASE_NS + 0x08020000UL) macro
3083 #define HPDMA1_BASE_NS (AHB5PERIPH_BASE_NS + 0x0000UL)
3100 #define DMA2D_BASE_NS (AHB5PERIPH_BASE_NS + 0x1000UL)
3101 #define JPEG_BASE_NS (AHB5PERIPH_BASE_NS + 0x3000UL)
3102 #define FMC_R_BASE_NS (AHB5PERIPH_BASE_NS + 0x4000UL)
3108 #define XSPI1_BASE_NS (AHB5PERIPH_BASE_NS + 0x5000UL)
3109 #define PSSI_BASE_NS (AHB5PERIPH_BASE_NS + 0x6400UL)
3110 #define SDMMC2_BASE_NS (AHB5PERIPH_BASE_NS + 0x6800UL)
3111 #define DLYB_SDMMC2_BASE_NS (AHB5PERIPH_BASE_NS + 0x6C00UL)
3112 #define SDMMC1_BASE_NS (AHB5PERIPH_BASE_NS + 0x7000UL)
3113 #define DLYB_SDMMC1_BASE_NS (AHB5PERIPH_BASE_NS + 0x8000UL)
3114 #define DCMI_BASE_NS (AHB5PERIPH_BASE_NS + 0x8400UL)
3115 #define XSPI2_BASE_NS (AHB5PERIPH_BASE_NS + 0xA000UL)
3116 #define XSPIM_BASE_NS (AHB5PERIPH_BASE_NS + 0xB400UL)
3117 #define XSPI3_BASE_NS (AHB5PERIPH_BASE_NS + 0xD000UL)
3118 #define GFXMMU_BASE_NS (AHB5PERIPH_BASE_NS + 0x010000UL)
3119 #define GPU2D_BASE_NS (AHB5PERIPH_BASE_NS + 0x014000UL)
3120 #define GPUCACHE_BASE_NS (AHB5PERIPH_BASE_NS + 0x015000UL)
3121 #define ICACHE_BASE_NS (AHB5PERIPH_BASE_NS + 0x015000UL)
3122 #define ETH1_BASE_NS (AHB5PERIPH_BASE_NS + 0x016000UL)
3124 #define USB1_HS_PHYC_BASE_NS (AHB5PERIPH_BASE_NS + 0x01FC00UL)
3125 #define USB2_HS_PHYC_BASE_NS (AHB5PERIPH_BASE_NS + 0x0A0000UL)
3126 #define USB1_OTG_HS_BASE_NS (AHB5PERIPH_BASE_NS + 0x020000UL)
3127 #define USB2_OTG_HS_BASE_NS (AHB5PERIPH_BASE_NS + 0x060000UL)