Lines Matching refs:PMU_BASE_PTR
33175 #define PMU_BASE_PTR (PMU) macro
33192 #define PMU_REG_1P0A PMU_REG_1P0A_REG(PMU_BASE_PTR)
33193 #define PMU_REG_1P0A_SET PMU_REG_1P0A_SET_REG(PMU_BASE_PTR)
33194 #define PMU_REG_1P0A_CLR PMU_REG_1P0A_CLR_REG(PMU_BASE_PTR)
33195 #define PMU_REG_1P0A_TOG PMU_REG_1P0A_TOG_REG(PMU_BASE_PTR)
33196 #define PMU_REG_1P0D PMU_REG_1P0D_REG(PMU_BASE_PTR)
33197 #define PMU_REG_1P0D_SET PMU_REG_1P0D_SET_REG(PMU_BASE_PTR)
33198 #define PMU_REG_1P0D_CLR PMU_REG_1P0D_CLR_REG(PMU_BASE_PTR)
33199 #define PMU_REG_1P0D_TOG PMU_REG_1P0D_TOG_REG(PMU_BASE_PTR)
33200 #define PMU_REG_HSIC_1P2 PMU_REG_HSIC_1P2_REG(PMU_BASE_PTR)
33201 #define PMU_REG_HSIC_1P2_SET PMU_REG_HSIC_1P2_SET_REG(PMU_BASE_PTR)
33202 #define PMU_REG_HSIC_1P2_CLR PMU_REG_HSIC_1P2_CLR_REG(PMU_BASE_PTR)
33203 #define PMU_REG_HSIC_1P2_TOG PMU_REG_HSIC_1P2_TOG_REG(PMU_BASE_PTR)
33204 #define PMU_REG_LPSR_1P0 PMU_REG_LPSR_1P0_REG(PMU_BASE_PTR)
33205 #define PMU_REG_LPSR_1P0_SET PMU_REG_LPSR_1P0_SET_REG(PMU_BASE_PTR)
33206 #define PMU_REG_LPSR_1P0_CLR PMU_REG_LPSR_1P0_CLR_REG(PMU_BASE_PTR)
33207 #define PMU_REG_LPSR_1P0_TOG PMU_REG_LPSR_1P0_TOG_REG(PMU_BASE_PTR)
33208 #define PMU_REF PMU_REF_REG(PMU_BASE_PTR)
33209 #define PMU_REF_SET PMU_REF_SET_REG(PMU_BASE_PTR)
33210 #define PMU_REF_CLR PMU_REF_CLR_REG(PMU_BASE_PTR)
33211 #define PMU_REF_TOG PMU_REF_TOG_REG(PMU_BASE_PTR)
33212 #define PMU_LOWPWR_CTRL PMU_LOWPWR_CTRL_REG(PMU_BASE_PTR)
33213 #define PMU_LOWPWR_CTRL_SET PMU_LOWPWR_CTRL_SET_REG(PMU_BASE_PTR)
33214 #define PMU_LOWPWR_CTRL_CLR PMU_LOWPWR_CTRL_CLR_REG(PMU_BASE_PTR)
33215 #define PMU_LOWPWR_CTRL_TOG PMU_LOWPWR_CTRL_TOG_REG(PMU_BASE_PTR)