Lines Matching refs:ref
13 /omit-if-no-ref/ mx7d_pad_gpio1_io08__gpio1_io8: MX7D_PAD_GPIO1_IO08__GPIO1_IO8 {
16 /omit-if-no-ref/ mx7d_pad_gpio1_io08__sd1_vselect: MX7D_PAD_GPIO1_IO08__SD1_VSELECT {
19 /omit-if-no-ref/ mx7d_pad_gpio1_io08__wdog1_wdog_b: MX7D_PAD_GPIO1_IO08__WDOG1_WDOG_B {
22 /omit-if-no-ref/ mx7d_pad_gpio1_io08__uart3_dce_rx: MX7D_PAD_GPIO1_IO08__UART3_DCE_RX {
25 /omit-if-no-ref/ mx7d_pad_gpio1_io08__uart3_dte_tx: MX7D_PAD_GPIO1_IO08__UART3_DTE_TX {
28 /omit-if-no-ref/ mx7d_pad_gpio1_io08__i2c3_scl: MX7D_PAD_GPIO1_IO08__I2C3_SCL {
31 /omit-if-no-ref/ mx7d_pad_gpio1_io08__kpp_col5: MX7D_PAD_GPIO1_IO08__KPP_COL5 {
34 /omit-if-no-ref/ mx7d_pad_gpio1_io08__pwm1_out: MX7D_PAD_GPIO1_IO08__PWM1_OUT {
37 /omit-if-no-ref/ mx7d_pad_gpio1_io09__gpio1_io9: MX7D_PAD_GPIO1_IO09__GPIO1_IO9 {
40 /omit-if-no-ref/ mx7d_pad_gpio1_io09__sd1_lctl: MX7D_PAD_GPIO1_IO09__SD1_LCTL {
43 …/omit-if-no-ref/ mx7d_pad_gpio1_io09__ccm_enet_phy_ref_clk: MX7D_PAD_GPIO1_IO09__CCM_ENET_PHY_REF_…
46 /omit-if-no-ref/ mx7d_pad_gpio1_io09__uart3_dce_tx: MX7D_PAD_GPIO1_IO09__UART3_DCE_TX {
49 /omit-if-no-ref/ mx7d_pad_gpio1_io09__uart3_dte_rx: MX7D_PAD_GPIO1_IO09__UART3_DTE_RX {
52 /omit-if-no-ref/ mx7d_pad_gpio1_io09__i2c3_sda: MX7D_PAD_GPIO1_IO09__I2C3_SDA {
55 /omit-if-no-ref/ mx7d_pad_gpio1_io09__ccm_pmic_ready: MX7D_PAD_GPIO1_IO09__CCM_PMIC_READY {
58 /omit-if-no-ref/ mx7d_pad_gpio1_io09__kpp_row5: MX7D_PAD_GPIO1_IO09__KPP_ROW5 {
61 /omit-if-no-ref/ mx7d_pad_gpio1_io09__pwm2_out: MX7D_PAD_GPIO1_IO09__PWM2_OUT {
64 /omit-if-no-ref/ mx7d_pad_gpio1_io10__gpio1_io10: MX7D_PAD_GPIO1_IO10__GPIO1_IO10 {
67 /omit-if-no-ref/ mx7d_pad_gpio1_io10__sd2_lctl: MX7D_PAD_GPIO1_IO10__SD2_LCTL {
70 /omit-if-no-ref/ mx7d_pad_gpio1_io10__enet1_mdio: MX7D_PAD_GPIO1_IO10__ENET1_MDIO {
73 /omit-if-no-ref/ mx7d_pad_gpio1_io10__uart3_dce_rts: MX7D_PAD_GPIO1_IO10__UART3_DCE_RTS {
76 /omit-if-no-ref/ mx7d_pad_gpio1_io10__uart3_dte_cts: MX7D_PAD_GPIO1_IO10__UART3_DTE_CTS {
79 /omit-if-no-ref/ mx7d_pad_gpio1_io10__i2c4_scl: MX7D_PAD_GPIO1_IO10__I2C4_SCL {
82 /omit-if-no-ref/ mx7d_pad_gpio1_io10__flextimer1_pha: MX7D_PAD_GPIO1_IO10__FLEXTIMER1_PHA {
85 /omit-if-no-ref/ mx7d_pad_gpio1_io10__kpp_col6: MX7D_PAD_GPIO1_IO10__KPP_COL6 {
88 /omit-if-no-ref/ mx7d_pad_gpio1_io10__pwm3_out: MX7D_PAD_GPIO1_IO10__PWM3_OUT {
91 /omit-if-no-ref/ mx7d_pad_gpio1_io11__gpio1_io11: MX7D_PAD_GPIO1_IO11__GPIO1_IO11 {
94 /omit-if-no-ref/ mx7d_pad_gpio1_io11__sd3_lctl: MX7D_PAD_GPIO1_IO11__SD3_LCTL {
97 /omit-if-no-ref/ mx7d_pad_gpio1_io11__enet1_mdc: MX7D_PAD_GPIO1_IO11__ENET1_MDC {
100 /omit-if-no-ref/ mx7d_pad_gpio1_io11__uart3_dce_cts: MX7D_PAD_GPIO1_IO11__UART3_DCE_CTS {
103 /omit-if-no-ref/ mx7d_pad_gpio1_io11__uart3_dte_rts: MX7D_PAD_GPIO1_IO11__UART3_DTE_RTS {
106 /omit-if-no-ref/ mx7d_pad_gpio1_io11__i2c4_sda: MX7D_PAD_GPIO1_IO11__I2C4_SDA {
109 /omit-if-no-ref/ mx7d_pad_gpio1_io11__flextimer1_phb: MX7D_PAD_GPIO1_IO11__FLEXTIMER1_PHB {
112 /omit-if-no-ref/ mx7d_pad_gpio1_io11__kpp_row6: MX7D_PAD_GPIO1_IO11__KPP_ROW6 {
115 /omit-if-no-ref/ mx7d_pad_gpio1_io11__pwm4_out: MX7D_PAD_GPIO1_IO11__PWM4_OUT {
118 /omit-if-no-ref/ mx7d_pad_gpio1_io12__gpio1_io12: MX7D_PAD_GPIO1_IO12__GPIO1_IO12 {
121 /omit-if-no-ref/ mx7d_pad_gpio1_io12__sd2_vselect: MX7D_PAD_GPIO1_IO12__SD2_VSELECT {
124 /omit-if-no-ref/ mx7d_pad_gpio1_io12__ccm_enet1_ref_clk: MX7D_PAD_GPIO1_IO12__CCM_ENET1_REF_CLK {
127 /omit-if-no-ref/ mx7d_pad_gpio1_io12__flexcan1_rx: MX7D_PAD_GPIO1_IO12__FLEXCAN1_RX {
130 /omit-if-no-ref/ mx7d_pad_gpio1_io12__cm4_nmi: MX7D_PAD_GPIO1_IO12__CM4_NMI {
133 /omit-if-no-ref/ mx7d_pad_gpio1_io12__ccm_ext_clk1: MX7D_PAD_GPIO1_IO12__CCM_EXT_CLK1 {
136 /omit-if-no-ref/ mx7d_pad_gpio1_io12__snvs_vio_5: MX7D_PAD_GPIO1_IO12__SNVS_VIO_5 {
139 /omit-if-no-ref/ mx7d_pad_gpio1_io12__usb_otg1_id: MX7D_PAD_GPIO1_IO12__USB_OTG1_ID {
142 /omit-if-no-ref/ mx7d_pad_gpio1_io13__gpio1_io13: MX7D_PAD_GPIO1_IO13__GPIO1_IO13 {
145 /omit-if-no-ref/ mx7d_pad_gpio1_io13__sd3_vselect: MX7D_PAD_GPIO1_IO13__SD3_VSELECT {
148 /omit-if-no-ref/ mx7d_pad_gpio1_io13__ccm_enet2_ref_clk: MX7D_PAD_GPIO1_IO13__CCM_ENET2_REF_CLK {
151 /omit-if-no-ref/ mx7d_pad_gpio1_io13__flexcan1_tx: MX7D_PAD_GPIO1_IO13__FLEXCAN1_TX {
154 /omit-if-no-ref/ mx7d_pad_gpio1_io13__ccm_pmic_ready: MX7D_PAD_GPIO1_IO13__CCM_PMIC_READY {
157 /omit-if-no-ref/ mx7d_pad_gpio1_io13__ccm_ext_clk2: MX7D_PAD_GPIO1_IO13__CCM_EXT_CLK2 {
160 /omit-if-no-ref/ mx7d_pad_gpio1_io13__snvs_vio_5_ctl: MX7D_PAD_GPIO1_IO13__SNVS_VIO_5_CTL {
163 /omit-if-no-ref/ mx7d_pad_gpio1_io13__usb_otg2_id: MX7D_PAD_GPIO1_IO13__USB_OTG2_ID {
166 /omit-if-no-ref/ mx7d_pad_gpio1_io14__gpio1_io14: MX7D_PAD_GPIO1_IO14__GPIO1_IO14 {
169 /omit-if-no-ref/ mx7d_pad_gpio1_io14__sd3_cd_b: MX7D_PAD_GPIO1_IO14__SD3_CD_B {
172 /omit-if-no-ref/ mx7d_pad_gpio1_io14__enet2_mdio: MX7D_PAD_GPIO1_IO14__ENET2_MDIO {
175 /omit-if-no-ref/ mx7d_pad_gpio1_io14__flexcan2_rx: MX7D_PAD_GPIO1_IO14__FLEXCAN2_RX {
178 /omit-if-no-ref/ mx7d_pad_gpio1_io14__wdog3_wdog_b: MX7D_PAD_GPIO1_IO14__WDOG3_WDOG_B {
181 /omit-if-no-ref/ mx7d_pad_gpio1_io14__ccm_ext_clk3: MX7D_PAD_GPIO1_IO14__CCM_EXT_CLK3 {
184 /omit-if-no-ref/ mx7d_pad_gpio1_io14__sdma_ext_event0: MX7D_PAD_GPIO1_IO14__SDMA_EXT_EVENT0 {
187 /omit-if-no-ref/ mx7d_pad_gpio1_io15__gpio1_io15: MX7D_PAD_GPIO1_IO15__GPIO1_IO15 {
190 /omit-if-no-ref/ mx7d_pad_gpio1_io15__sd3_wp: MX7D_PAD_GPIO1_IO15__SD3_WP {
193 /omit-if-no-ref/ mx7d_pad_gpio1_io15__enet2_mdc: MX7D_PAD_GPIO1_IO15__ENET2_MDC {
196 /omit-if-no-ref/ mx7d_pad_gpio1_io15__flexcan2_tx: MX7D_PAD_GPIO1_IO15__FLEXCAN2_TX {
199 /omit-if-no-ref/ mx7d_pad_gpio1_io15__wdog4_wdog_b: MX7D_PAD_GPIO1_IO15__WDOG4_WDOG_B {
202 /omit-if-no-ref/ mx7d_pad_gpio1_io15__ccm_ext_clk4: MX7D_PAD_GPIO1_IO15__CCM_EXT_CLK4 {
205 /omit-if-no-ref/ mx7d_pad_gpio1_io15__sdma_ext_event1: MX7D_PAD_GPIO1_IO15__SDMA_EXT_EVENT1 {
208 /omit-if-no-ref/ mx7d_pad_epdc_data00__epdc_data0: MX7D_PAD_EPDC_DATA00__EPDC_DATA0 {
211 /omit-if-no-ref/ mx7d_pad_epdc_data00__sim1_port2_trxd: MX7D_PAD_EPDC_DATA00__SIM1_PORT2_TRXD {
214 /omit-if-no-ref/ mx7d_pad_epdc_data00__qspi_a_data0: MX7D_PAD_EPDC_DATA00__QSPI_A_DATA0 {
217 /omit-if-no-ref/ mx7d_pad_epdc_data00__kpp_row3: MX7D_PAD_EPDC_DATA00__KPP_ROW3 {
220 /omit-if-no-ref/ mx7d_pad_epdc_data00__eim_ad0: MX7D_PAD_EPDC_DATA00__EIM_AD0 {
223 /omit-if-no-ref/ mx7d_pad_epdc_data00__gpio2_io0: MX7D_PAD_EPDC_DATA00__GPIO2_IO0 {
226 /omit-if-no-ref/ mx7d_pad_epdc_data00__lcd_data0: MX7D_PAD_EPDC_DATA00__LCD_DATA0 {
229 /omit-if-no-ref/ mx7d_pad_epdc_data00__lcd_clk: MX7D_PAD_EPDC_DATA00__LCD_CLK {
232 /omit-if-no-ref/ mx7d_pad_epdc_data01__epdc_data1: MX7D_PAD_EPDC_DATA01__EPDC_DATA1 {
235 /omit-if-no-ref/ mx7d_pad_epdc_data01__sim1_port2_clk: MX7D_PAD_EPDC_DATA01__SIM1_PORT2_CLK {
238 /omit-if-no-ref/ mx7d_pad_epdc_data01__qspi_a_data1: MX7D_PAD_EPDC_DATA01__QSPI_A_DATA1 {
241 /omit-if-no-ref/ mx7d_pad_epdc_data01__kpp_col3: MX7D_PAD_EPDC_DATA01__KPP_COL3 {
244 /omit-if-no-ref/ mx7d_pad_epdc_data01__eim_ad1: MX7D_PAD_EPDC_DATA01__EIM_AD1 {
247 /omit-if-no-ref/ mx7d_pad_epdc_data01__gpio2_io1: MX7D_PAD_EPDC_DATA01__GPIO2_IO1 {
250 /omit-if-no-ref/ mx7d_pad_epdc_data01__lcd_data1: MX7D_PAD_EPDC_DATA01__LCD_DATA1 {
253 /omit-if-no-ref/ mx7d_pad_epdc_data01__lcd_enable: MX7D_PAD_EPDC_DATA01__LCD_ENABLE {
256 /omit-if-no-ref/ mx7d_pad_epdc_data02__epdc_data2: MX7D_PAD_EPDC_DATA02__EPDC_DATA2 {
259 /omit-if-no-ref/ mx7d_pad_epdc_data02__sim1_port2_rst_b: MX7D_PAD_EPDC_DATA02__SIM1_PORT2_RST_B {
262 /omit-if-no-ref/ mx7d_pad_epdc_data02__qspi_a_data2: MX7D_PAD_EPDC_DATA02__QSPI_A_DATA2 {
265 /omit-if-no-ref/ mx7d_pad_epdc_data02__kpp_row2: MX7D_PAD_EPDC_DATA02__KPP_ROW2 {
268 /omit-if-no-ref/ mx7d_pad_epdc_data02__eim_ad2: MX7D_PAD_EPDC_DATA02__EIM_AD2 {
271 /omit-if-no-ref/ mx7d_pad_epdc_data02__gpio2_io2: MX7D_PAD_EPDC_DATA02__GPIO2_IO2 {
274 /omit-if-no-ref/ mx7d_pad_epdc_data02__lcd_data2: MX7D_PAD_EPDC_DATA02__LCD_DATA2 {
277 /omit-if-no-ref/ mx7d_pad_epdc_data02__lcd_vsync: MX7D_PAD_EPDC_DATA02__LCD_VSYNC {
280 /omit-if-no-ref/ mx7d_pad_epdc_data03__epdc_data3: MX7D_PAD_EPDC_DATA03__EPDC_DATA3 {
283 /omit-if-no-ref/ mx7d_pad_epdc_data03__sim1_port2_sven: MX7D_PAD_EPDC_DATA03__SIM1_PORT2_SVEN {
286 /omit-if-no-ref/ mx7d_pad_epdc_data03__qspi_a_data3: MX7D_PAD_EPDC_DATA03__QSPI_A_DATA3 {
289 /omit-if-no-ref/ mx7d_pad_epdc_data03__kpp_col2: MX7D_PAD_EPDC_DATA03__KPP_COL2 {
292 /omit-if-no-ref/ mx7d_pad_epdc_data03__eim_ad3: MX7D_PAD_EPDC_DATA03__EIM_AD3 {
295 /omit-if-no-ref/ mx7d_pad_epdc_data03__gpio2_io3: MX7D_PAD_EPDC_DATA03__GPIO2_IO3 {
298 /omit-if-no-ref/ mx7d_pad_epdc_data03__lcd_data3: MX7D_PAD_EPDC_DATA03__LCD_DATA3 {
301 /omit-if-no-ref/ mx7d_pad_epdc_data03__lcd_hsync: MX7D_PAD_EPDC_DATA03__LCD_HSYNC {
304 /omit-if-no-ref/ mx7d_pad_epdc_data04__epdc_data4: MX7D_PAD_EPDC_DATA04__EPDC_DATA4 {
307 /omit-if-no-ref/ mx7d_pad_epdc_data04__sim1_port2_pd: MX7D_PAD_EPDC_DATA04__SIM1_PORT2_PD {
310 /omit-if-no-ref/ mx7d_pad_epdc_data04__qspi_a_dqs: MX7D_PAD_EPDC_DATA04__QSPI_A_DQS {
313 /omit-if-no-ref/ mx7d_pad_epdc_data04__kpp_row1: MX7D_PAD_EPDC_DATA04__KPP_ROW1 {
316 /omit-if-no-ref/ mx7d_pad_epdc_data04__eim_ad4: MX7D_PAD_EPDC_DATA04__EIM_AD4 {
319 /omit-if-no-ref/ mx7d_pad_epdc_data04__gpio2_io4: MX7D_PAD_EPDC_DATA04__GPIO2_IO4 {
322 /omit-if-no-ref/ mx7d_pad_epdc_data04__lcd_data4: MX7D_PAD_EPDC_DATA04__LCD_DATA4 {
325 /omit-if-no-ref/ mx7d_pad_epdc_data04__jtag_fail: MX7D_PAD_EPDC_DATA04__JTAG_FAIL {
328 /omit-if-no-ref/ mx7d_pad_epdc_data05__epdc_data5: MX7D_PAD_EPDC_DATA05__EPDC_DATA5 {
331 /omit-if-no-ref/ mx7d_pad_epdc_data05__sim2_port2_trxd: MX7D_PAD_EPDC_DATA05__SIM2_PORT2_TRXD {
334 /omit-if-no-ref/ mx7d_pad_epdc_data05__qspi_a_sclk: MX7D_PAD_EPDC_DATA05__QSPI_A_SCLK {
337 /omit-if-no-ref/ mx7d_pad_epdc_data05__kpp_col1: MX7D_PAD_EPDC_DATA05__KPP_COL1 {
340 /omit-if-no-ref/ mx7d_pad_epdc_data05__eim_ad5: MX7D_PAD_EPDC_DATA05__EIM_AD5 {
343 /omit-if-no-ref/ mx7d_pad_epdc_data05__gpio2_io5: MX7D_PAD_EPDC_DATA05__GPIO2_IO5 {
346 /omit-if-no-ref/ mx7d_pad_epdc_data05__lcd_data5: MX7D_PAD_EPDC_DATA05__LCD_DATA5 {
349 /omit-if-no-ref/ mx7d_pad_epdc_data05__jtag_active: MX7D_PAD_EPDC_DATA05__JTAG_ACTIVE {
352 /omit-if-no-ref/ mx7d_pad_epdc_data06__epdc_data6: MX7D_PAD_EPDC_DATA06__EPDC_DATA6 {
355 /omit-if-no-ref/ mx7d_pad_epdc_data06__sim2_port2_clk: MX7D_PAD_EPDC_DATA06__SIM2_PORT2_CLK {
358 /omit-if-no-ref/ mx7d_pad_epdc_data06__qspi_a_ss0_b: MX7D_PAD_EPDC_DATA06__QSPI_A_SS0_B {
361 /omit-if-no-ref/ mx7d_pad_epdc_data06__kpp_row0: MX7D_PAD_EPDC_DATA06__KPP_ROW0 {
364 /omit-if-no-ref/ mx7d_pad_epdc_data06__eim_ad6: MX7D_PAD_EPDC_DATA06__EIM_AD6 {
367 /omit-if-no-ref/ mx7d_pad_epdc_data06__gpio2_io6: MX7D_PAD_EPDC_DATA06__GPIO2_IO6 {
370 /omit-if-no-ref/ mx7d_pad_epdc_data06__lcd_data6: MX7D_PAD_EPDC_DATA06__LCD_DATA6 {
373 /omit-if-no-ref/ mx7d_pad_epdc_data06__jtag_de_b: MX7D_PAD_EPDC_DATA06__JTAG_DE_B {
376 /omit-if-no-ref/ mx7d_pad_epdc_data07__epdc_data7: MX7D_PAD_EPDC_DATA07__EPDC_DATA7 {
379 /omit-if-no-ref/ mx7d_pad_epdc_data07__sim2_port2_rst_b: MX7D_PAD_EPDC_DATA07__SIM2_PORT2_RST_B {
382 /omit-if-no-ref/ mx7d_pad_epdc_data07__qspi_a_ss1_b: MX7D_PAD_EPDC_DATA07__QSPI_A_SS1_B {
385 /omit-if-no-ref/ mx7d_pad_epdc_data07__kpp_col0: MX7D_PAD_EPDC_DATA07__KPP_COL0 {
388 /omit-if-no-ref/ mx7d_pad_epdc_data07__eim_ad7: MX7D_PAD_EPDC_DATA07__EIM_AD7 {
391 /omit-if-no-ref/ mx7d_pad_epdc_data07__gpio2_io7: MX7D_PAD_EPDC_DATA07__GPIO2_IO7 {
394 /omit-if-no-ref/ mx7d_pad_epdc_data07__lcd_data7: MX7D_PAD_EPDC_DATA07__LCD_DATA7 {
397 /omit-if-no-ref/ mx7d_pad_epdc_data07__jtag_done: MX7D_PAD_EPDC_DATA07__JTAG_DONE {
400 /omit-if-no-ref/ mx7d_pad_epdc_data08__epdc_data8: MX7D_PAD_EPDC_DATA08__EPDC_DATA8 {
403 /omit-if-no-ref/ mx7d_pad_epdc_data08__sim1_port1_trxd: MX7D_PAD_EPDC_DATA08__SIM1_PORT1_TRXD {
406 /omit-if-no-ref/ mx7d_pad_epdc_data08__qspi_b_data0: MX7D_PAD_EPDC_DATA08__QSPI_B_DATA0 {
409 /omit-if-no-ref/ mx7d_pad_epdc_data08__uart6_dce_rx: MX7D_PAD_EPDC_DATA08__UART6_DCE_RX {
412 /omit-if-no-ref/ mx7d_pad_epdc_data08__uart6_dte_tx: MX7D_PAD_EPDC_DATA08__UART6_DTE_TX {
415 /omit-if-no-ref/ mx7d_pad_epdc_data08__eim_oe: MX7D_PAD_EPDC_DATA08__EIM_OE {
418 /omit-if-no-ref/ mx7d_pad_epdc_data08__gpio2_io8: MX7D_PAD_EPDC_DATA08__GPIO2_IO8 {
421 /omit-if-no-ref/ mx7d_pad_epdc_data08__lcd_data8: MX7D_PAD_EPDC_DATA08__LCD_DATA8 {
424 /omit-if-no-ref/ mx7d_pad_epdc_data08__lcd_busy: MX7D_PAD_EPDC_DATA08__LCD_BUSY {
427 /omit-if-no-ref/ mx7d_pad_epdc_data08__epdc_sdclk: MX7D_PAD_EPDC_DATA08__EPDC_SDCLK {
430 /omit-if-no-ref/ mx7d_pad_epdc_data09__epdc_data9: MX7D_PAD_EPDC_DATA09__EPDC_DATA9 {
433 /omit-if-no-ref/ mx7d_pad_epdc_data09__sim1_port1_clk: MX7D_PAD_EPDC_DATA09__SIM1_PORT1_CLK {
436 /omit-if-no-ref/ mx7d_pad_epdc_data09__qspi_b_data1: MX7D_PAD_EPDC_DATA09__QSPI_B_DATA1 {
439 /omit-if-no-ref/ mx7d_pad_epdc_data09__uart6_dce_tx: MX7D_PAD_EPDC_DATA09__UART6_DCE_TX {
442 /omit-if-no-ref/ mx7d_pad_epdc_data09__uart6_dte_rx: MX7D_PAD_EPDC_DATA09__UART6_DTE_RX {
445 /omit-if-no-ref/ mx7d_pad_epdc_data09__eim_rw: MX7D_PAD_EPDC_DATA09__EIM_RW {
448 /omit-if-no-ref/ mx7d_pad_epdc_data09__gpio2_io9: MX7D_PAD_EPDC_DATA09__GPIO2_IO9 {
451 /omit-if-no-ref/ mx7d_pad_epdc_data09__lcd_data9: MX7D_PAD_EPDC_DATA09__LCD_DATA9 {
454 /omit-if-no-ref/ mx7d_pad_epdc_data09__lcd_data0: MX7D_PAD_EPDC_DATA09__LCD_DATA0 {
457 /omit-if-no-ref/ mx7d_pad_epdc_data09__epdc_sdle: MX7D_PAD_EPDC_DATA09__EPDC_SDLE {
460 /omit-if-no-ref/ mx7d_pad_epdc_data10__epdc_data10: MX7D_PAD_EPDC_DATA10__EPDC_DATA10 {
463 /omit-if-no-ref/ mx7d_pad_epdc_data10__sim1_port1_rst_b: MX7D_PAD_EPDC_DATA10__SIM1_PORT1_RST_B {
466 /omit-if-no-ref/ mx7d_pad_epdc_data10__qspi_b_data2: MX7D_PAD_EPDC_DATA10__QSPI_B_DATA2 {
469 /omit-if-no-ref/ mx7d_pad_epdc_data10__uart6_dce_rts: MX7D_PAD_EPDC_DATA10__UART6_DCE_RTS {
472 /omit-if-no-ref/ mx7d_pad_epdc_data10__uart6_dte_cts: MX7D_PAD_EPDC_DATA10__UART6_DTE_CTS {
475 /omit-if-no-ref/ mx7d_pad_epdc_data10__eim_cs0_b: MX7D_PAD_EPDC_DATA10__EIM_CS0_B {
478 /omit-if-no-ref/ mx7d_pad_epdc_data10__gpio2_io10: MX7D_PAD_EPDC_DATA10__GPIO2_IO10 {
481 /omit-if-no-ref/ mx7d_pad_epdc_data10__lcd_data10: MX7D_PAD_EPDC_DATA10__LCD_DATA10 {
484 /omit-if-no-ref/ mx7d_pad_epdc_data10__lcd_data9: MX7D_PAD_EPDC_DATA10__LCD_DATA9 {
487 /omit-if-no-ref/ mx7d_pad_epdc_data10__epdc_sdoe: MX7D_PAD_EPDC_DATA10__EPDC_SDOE {
490 /omit-if-no-ref/ mx7d_pad_epdc_data11__epdc_data11: MX7D_PAD_EPDC_DATA11__EPDC_DATA11 {
493 /omit-if-no-ref/ mx7d_pad_epdc_data11__sim1_port1_sven: MX7D_PAD_EPDC_DATA11__SIM1_PORT1_SVEN {
496 /omit-if-no-ref/ mx7d_pad_epdc_data11__qspi_b_data3: MX7D_PAD_EPDC_DATA11__QSPI_B_DATA3 {
499 /omit-if-no-ref/ mx7d_pad_epdc_data11__uart6_dce_cts: MX7D_PAD_EPDC_DATA11__UART6_DCE_CTS {
502 /omit-if-no-ref/ mx7d_pad_epdc_data11__uart6_dte_rts: MX7D_PAD_EPDC_DATA11__UART6_DTE_RTS {
505 /omit-if-no-ref/ mx7d_pad_epdc_data11__eim_bclk: MX7D_PAD_EPDC_DATA11__EIM_BCLK {
508 /omit-if-no-ref/ mx7d_pad_epdc_data11__gpio2_io11: MX7D_PAD_EPDC_DATA11__GPIO2_IO11 {
511 /omit-if-no-ref/ mx7d_pad_epdc_data11__lcd_data11: MX7D_PAD_EPDC_DATA11__LCD_DATA11 {
514 /omit-if-no-ref/ mx7d_pad_epdc_data11__lcd_data1: MX7D_PAD_EPDC_DATA11__LCD_DATA1 {
517 /omit-if-no-ref/ mx7d_pad_epdc_data11__epdc_sdce0: MX7D_PAD_EPDC_DATA11__EPDC_SDCE0 {
520 /omit-if-no-ref/ mx7d_pad_epdc_data12__epdc_data12: MX7D_PAD_EPDC_DATA12__EPDC_DATA12 {
523 /omit-if-no-ref/ mx7d_pad_epdc_data12__sim1_port1_pd: MX7D_PAD_EPDC_DATA12__SIM1_PORT1_PD {
526 /omit-if-no-ref/ mx7d_pad_epdc_data12__qspi_b_dqs: MX7D_PAD_EPDC_DATA12__QSPI_B_DQS {
529 /omit-if-no-ref/ mx7d_pad_epdc_data12__uart7_dce_rx: MX7D_PAD_EPDC_DATA12__UART7_DCE_RX {
532 /omit-if-no-ref/ mx7d_pad_epdc_data12__uart7_dte_tx: MX7D_PAD_EPDC_DATA12__UART7_DTE_TX {
535 /omit-if-no-ref/ mx7d_pad_epdc_data12__eim_lba_b: MX7D_PAD_EPDC_DATA12__EIM_LBA_B {
538 /omit-if-no-ref/ mx7d_pad_epdc_data12__gpio2_io12: MX7D_PAD_EPDC_DATA12__GPIO2_IO12 {
541 /omit-if-no-ref/ mx7d_pad_epdc_data12__lcd_data12: MX7D_PAD_EPDC_DATA12__LCD_DATA12 {
544 /omit-if-no-ref/ mx7d_pad_epdc_data12__lcd_data21: MX7D_PAD_EPDC_DATA12__LCD_DATA21 {
547 /omit-if-no-ref/ mx7d_pad_epdc_data12__epdc_gdclk: MX7D_PAD_EPDC_DATA12__EPDC_GDCLK {
550 /omit-if-no-ref/ mx7d_pad_epdc_data13__epdc_data13: MX7D_PAD_EPDC_DATA13__EPDC_DATA13 {
553 /omit-if-no-ref/ mx7d_pad_epdc_data13__sim2_port1_trxd: MX7D_PAD_EPDC_DATA13__SIM2_PORT1_TRXD {
556 /omit-if-no-ref/ mx7d_pad_epdc_data13__qspi_b_sclk: MX7D_PAD_EPDC_DATA13__QSPI_B_SCLK {
559 /omit-if-no-ref/ mx7d_pad_epdc_data13__uart7_dce_tx: MX7D_PAD_EPDC_DATA13__UART7_DCE_TX {
562 /omit-if-no-ref/ mx7d_pad_epdc_data13__uart7_dte_rx: MX7D_PAD_EPDC_DATA13__UART7_DTE_RX {
565 /omit-if-no-ref/ mx7d_pad_epdc_data13__eim_wait: MX7D_PAD_EPDC_DATA13__EIM_WAIT {
568 /omit-if-no-ref/ mx7d_pad_epdc_data13__gpio2_io13: MX7D_PAD_EPDC_DATA13__GPIO2_IO13 {
571 /omit-if-no-ref/ mx7d_pad_epdc_data13__lcd_data13: MX7D_PAD_EPDC_DATA13__LCD_DATA13 {
574 /omit-if-no-ref/ mx7d_pad_epdc_data13__lcd_cs: MX7D_PAD_EPDC_DATA13__LCD_CS {
577 /omit-if-no-ref/ mx7d_pad_epdc_data13__epdc_gdoe: MX7D_PAD_EPDC_DATA13__EPDC_GDOE {
580 /omit-if-no-ref/ mx7d_pad_epdc_data14__epdc_data14: MX7D_PAD_EPDC_DATA14__EPDC_DATA14 {
583 /omit-if-no-ref/ mx7d_pad_epdc_data14__sim2_port1_clk: MX7D_PAD_EPDC_DATA14__SIM2_PORT1_CLK {
586 /omit-if-no-ref/ mx7d_pad_epdc_data14__qspi_b_ss0_b: MX7D_PAD_EPDC_DATA14__QSPI_B_SS0_B {
589 /omit-if-no-ref/ mx7d_pad_epdc_data14__uart7_dce_rts: MX7D_PAD_EPDC_DATA14__UART7_DCE_RTS {
592 /omit-if-no-ref/ mx7d_pad_epdc_data14__uart7_dte_cts: MX7D_PAD_EPDC_DATA14__UART7_DTE_CTS {
595 /omit-if-no-ref/ mx7d_pad_epdc_data14__eim_eb_b0: MX7D_PAD_EPDC_DATA14__EIM_EB_B0 {
598 /omit-if-no-ref/ mx7d_pad_epdc_data14__gpio2_io14: MX7D_PAD_EPDC_DATA14__GPIO2_IO14 {
601 /omit-if-no-ref/ mx7d_pad_epdc_data14__lcd_data14: MX7D_PAD_EPDC_DATA14__LCD_DATA14 {
604 /omit-if-no-ref/ mx7d_pad_epdc_data14__lcd_data22: MX7D_PAD_EPDC_DATA14__LCD_DATA22 {
607 /omit-if-no-ref/ mx7d_pad_epdc_data14__epdc_gdsp: MX7D_PAD_EPDC_DATA14__EPDC_GDSP {
610 /omit-if-no-ref/ mx7d_pad_epdc_data15__epdc_data15: MX7D_PAD_EPDC_DATA15__EPDC_DATA15 {
613 /omit-if-no-ref/ mx7d_pad_epdc_data15__sim2_port1_rst_b: MX7D_PAD_EPDC_DATA15__SIM2_PORT1_RST_B {
616 /omit-if-no-ref/ mx7d_pad_epdc_data15__qspi_b_ss1_b: MX7D_PAD_EPDC_DATA15__QSPI_B_SS1_B {
619 /omit-if-no-ref/ mx7d_pad_epdc_data15__uart7_dce_cts: MX7D_PAD_EPDC_DATA15__UART7_DCE_CTS {
622 /omit-if-no-ref/ mx7d_pad_epdc_data15__uart7_dte_rts: MX7D_PAD_EPDC_DATA15__UART7_DTE_RTS {
625 /omit-if-no-ref/ mx7d_pad_epdc_data15__eim_cs1_b: MX7D_PAD_EPDC_DATA15__EIM_CS1_B {
628 /omit-if-no-ref/ mx7d_pad_epdc_data15__gpio2_io15: MX7D_PAD_EPDC_DATA15__GPIO2_IO15 {
631 /omit-if-no-ref/ mx7d_pad_epdc_data15__lcd_data15: MX7D_PAD_EPDC_DATA15__LCD_DATA15 {
634 /omit-if-no-ref/ mx7d_pad_epdc_data15__lcd_wr_rwn: MX7D_PAD_EPDC_DATA15__LCD_WR_RWN {
637 /omit-if-no-ref/ mx7d_pad_epdc_data15__epdc_pwr_com: MX7D_PAD_EPDC_DATA15__EPDC_PWR_COM {
640 /omit-if-no-ref/ mx7d_pad_epdc_sdclk__epdc_sdclk: MX7D_PAD_EPDC_SDCLK__EPDC_SDCLK {
643 /omit-if-no-ref/ mx7d_pad_epdc_sdclk__sim2_port2_sven: MX7D_PAD_EPDC_SDCLK__SIM2_PORT2_SVEN {
646 /omit-if-no-ref/ mx7d_pad_epdc_sdclk__enet2_rgmii_rd0: MX7D_PAD_EPDC_SDCLK__ENET2_RGMII_RD0 {
649 /omit-if-no-ref/ mx7d_pad_epdc_sdclk__kpp_row4: MX7D_PAD_EPDC_SDCLK__KPP_ROW4 {
652 /omit-if-no-ref/ mx7d_pad_epdc_sdclk__eim_ad10: MX7D_PAD_EPDC_SDCLK__EIM_AD10 {
655 /omit-if-no-ref/ mx7d_pad_epdc_sdclk__gpio2_io16: MX7D_PAD_EPDC_SDCLK__GPIO2_IO16 {
658 /omit-if-no-ref/ mx7d_pad_epdc_sdclk__lcd_clk: MX7D_PAD_EPDC_SDCLK__LCD_CLK {
661 /omit-if-no-ref/ mx7d_pad_epdc_sdclk__lcd_data20: MX7D_PAD_EPDC_SDCLK__LCD_DATA20 {
664 /omit-if-no-ref/ mx7d_pad_epdc_sdle__epdc_sdle: MX7D_PAD_EPDC_SDLE__EPDC_SDLE {
667 /omit-if-no-ref/ mx7d_pad_epdc_sdle__sim2_port2_pd: MX7D_PAD_EPDC_SDLE__SIM2_PORT2_PD {
670 /omit-if-no-ref/ mx7d_pad_epdc_sdle__enet2_rgmii_rd1: MX7D_PAD_EPDC_SDLE__ENET2_RGMII_RD1 {
673 /omit-if-no-ref/ mx7d_pad_epdc_sdle__kpp_col4: MX7D_PAD_EPDC_SDLE__KPP_COL4 {
676 /omit-if-no-ref/ mx7d_pad_epdc_sdle__eim_ad11: MX7D_PAD_EPDC_SDLE__EIM_AD11 {
679 /omit-if-no-ref/ mx7d_pad_epdc_sdle__gpio2_io17: MX7D_PAD_EPDC_SDLE__GPIO2_IO17 {
682 /omit-if-no-ref/ mx7d_pad_epdc_sdle__lcd_data16: MX7D_PAD_EPDC_SDLE__LCD_DATA16 {
685 /omit-if-no-ref/ mx7d_pad_epdc_sdle__lcd_data8: MX7D_PAD_EPDC_SDLE__LCD_DATA8 {
688 /omit-if-no-ref/ mx7d_pad_epdc_sdoe__epdc_sdoe: MX7D_PAD_EPDC_SDOE__EPDC_SDOE {
691 /omit-if-no-ref/ mx7d_pad_epdc_sdoe__flextimer1_ch0: MX7D_PAD_EPDC_SDOE__FLEXTIMER1_CH0 {
694 /omit-if-no-ref/ mx7d_pad_epdc_sdoe__enet2_rgmii_rd2: MX7D_PAD_EPDC_SDOE__ENET2_RGMII_RD2 {
697 /omit-if-no-ref/ mx7d_pad_epdc_sdoe__kpp_col5: MX7D_PAD_EPDC_SDOE__KPP_COL5 {
700 /omit-if-no-ref/ mx7d_pad_epdc_sdoe__eim_ad12: MX7D_PAD_EPDC_SDOE__EIM_AD12 {
703 /omit-if-no-ref/ mx7d_pad_epdc_sdoe__gpio2_io18: MX7D_PAD_EPDC_SDOE__GPIO2_IO18 {
706 /omit-if-no-ref/ mx7d_pad_epdc_sdoe__lcd_data17: MX7D_PAD_EPDC_SDOE__LCD_DATA17 {
709 /omit-if-no-ref/ mx7d_pad_epdc_sdoe__lcd_data23: MX7D_PAD_EPDC_SDOE__LCD_DATA23 {
712 /omit-if-no-ref/ mx7d_pad_epdc_sdshr__epdc_sdshr: MX7D_PAD_EPDC_SDSHR__EPDC_SDSHR {
715 /omit-if-no-ref/ mx7d_pad_epdc_sdshr__flextimer1_ch1: MX7D_PAD_EPDC_SDSHR__FLEXTIMER1_CH1 {
718 /omit-if-no-ref/ mx7d_pad_epdc_sdshr__enet2_rgmii_rd3: MX7D_PAD_EPDC_SDSHR__ENET2_RGMII_RD3 {
721 /omit-if-no-ref/ mx7d_pad_epdc_sdshr__kpp_row5: MX7D_PAD_EPDC_SDSHR__KPP_ROW5 {
724 /omit-if-no-ref/ mx7d_pad_epdc_sdshr__eim_ad13: MX7D_PAD_EPDC_SDSHR__EIM_AD13 {
727 /omit-if-no-ref/ mx7d_pad_epdc_sdshr__gpio2_io19: MX7D_PAD_EPDC_SDSHR__GPIO2_IO19 {
730 /omit-if-no-ref/ mx7d_pad_epdc_sdshr__lcd_data18: MX7D_PAD_EPDC_SDSHR__LCD_DATA18 {
733 /omit-if-no-ref/ mx7d_pad_epdc_sdshr__lcd_data10: MX7D_PAD_EPDC_SDSHR__LCD_DATA10 {
736 /omit-if-no-ref/ mx7d_pad_epdc_sdce0__epdc_sdce0: MX7D_PAD_EPDC_SDCE0__EPDC_SDCE0 {
739 /omit-if-no-ref/ mx7d_pad_epdc_sdce0__flextimer1_ch2: MX7D_PAD_EPDC_SDCE0__FLEXTIMER1_CH2 {
742 /omit-if-no-ref/ mx7d_pad_epdc_sdce0__enet2_rgmii_rx_ctl: MX7D_PAD_EPDC_SDCE0__ENET2_RGMII_RX_CTL {
745 /omit-if-no-ref/ mx7d_pad_epdc_sdce0__eim_ad14: MX7D_PAD_EPDC_SDCE0__EIM_AD14 {
748 /omit-if-no-ref/ mx7d_pad_epdc_sdce0__gpio2_io20: MX7D_PAD_EPDC_SDCE0__GPIO2_IO20 {
751 /omit-if-no-ref/ mx7d_pad_epdc_sdce0__lcd_data19: MX7D_PAD_EPDC_SDCE0__LCD_DATA19 {
754 /omit-if-no-ref/ mx7d_pad_epdc_sdce0__lcd_data5: MX7D_PAD_EPDC_SDCE0__LCD_DATA5 {
757 /omit-if-no-ref/ mx7d_pad_epdc_sdce1__epdc_sdce1: MX7D_PAD_EPDC_SDCE1__EPDC_SDCE1 {
760 /omit-if-no-ref/ mx7d_pad_epdc_sdce1__flextimer1_ch3: MX7D_PAD_EPDC_SDCE1__FLEXTIMER1_CH3 {
763 /omit-if-no-ref/ mx7d_pad_epdc_sdce1__enet2_rgmii_rxc: MX7D_PAD_EPDC_SDCE1__ENET2_RGMII_RXC {
766 /omit-if-no-ref/ mx7d_pad_epdc_sdce1__enet2_rx_er: MX7D_PAD_EPDC_SDCE1__ENET2_RX_ER {
769 /omit-if-no-ref/ mx7d_pad_epdc_sdce1__eim_ad15: MX7D_PAD_EPDC_SDCE1__EIM_AD15 {
772 /omit-if-no-ref/ mx7d_pad_epdc_sdce1__gpio2_io21: MX7D_PAD_EPDC_SDCE1__GPIO2_IO21 {
775 /omit-if-no-ref/ mx7d_pad_epdc_sdce1__lcd_data20: MX7D_PAD_EPDC_SDCE1__LCD_DATA20 {
778 /omit-if-no-ref/ mx7d_pad_epdc_sdce1__lcd_data4: MX7D_PAD_EPDC_SDCE1__LCD_DATA4 {
781 /omit-if-no-ref/ mx7d_pad_epdc_sdce2__epdc_sdce2: MX7D_PAD_EPDC_SDCE2__EPDC_SDCE2 {
784 /omit-if-no-ref/ mx7d_pad_epdc_sdce2__sim2_port1_sven: MX7D_PAD_EPDC_SDCE2__SIM2_PORT1_SVEN {
787 /omit-if-no-ref/ mx7d_pad_epdc_sdce2__enet2_rgmii_td0: MX7D_PAD_EPDC_SDCE2__ENET2_RGMII_TD0 {
790 /omit-if-no-ref/ mx7d_pad_epdc_sdce2__kpp_col6: MX7D_PAD_EPDC_SDCE2__KPP_COL6 {
793 /omit-if-no-ref/ mx7d_pad_epdc_sdce2__eim_addr16: MX7D_PAD_EPDC_SDCE2__EIM_ADDR16 {
796 /omit-if-no-ref/ mx7d_pad_epdc_sdce2__gpio2_io22: MX7D_PAD_EPDC_SDCE2__GPIO2_IO22 {
799 /omit-if-no-ref/ mx7d_pad_epdc_sdce2__lcd_data21: MX7D_PAD_EPDC_SDCE2__LCD_DATA21 {
802 /omit-if-no-ref/ mx7d_pad_epdc_sdce2__lcd_data3: MX7D_PAD_EPDC_SDCE2__LCD_DATA3 {
805 /omit-if-no-ref/ mx7d_pad_epdc_sdce3__epdc_sdce3: MX7D_PAD_EPDC_SDCE3__EPDC_SDCE3 {
808 /omit-if-no-ref/ mx7d_pad_epdc_sdce3__sim2_port1_pd: MX7D_PAD_EPDC_SDCE3__SIM2_PORT1_PD {
811 /omit-if-no-ref/ mx7d_pad_epdc_sdce3__enet2_rgmii_td1: MX7D_PAD_EPDC_SDCE3__ENET2_RGMII_TD1 {
814 /omit-if-no-ref/ mx7d_pad_epdc_sdce3__kpp_row6: MX7D_PAD_EPDC_SDCE3__KPP_ROW6 {
817 /omit-if-no-ref/ mx7d_pad_epdc_sdce3__eim_addr17: MX7D_PAD_EPDC_SDCE3__EIM_ADDR17 {
820 /omit-if-no-ref/ mx7d_pad_epdc_sdce3__gpio2_io23: MX7D_PAD_EPDC_SDCE3__GPIO2_IO23 {
823 /omit-if-no-ref/ mx7d_pad_epdc_sdce3__lcd_data22: MX7D_PAD_EPDC_SDCE3__LCD_DATA22 {
826 /omit-if-no-ref/ mx7d_pad_epdc_sdce3__lcd_data2: MX7D_PAD_EPDC_SDCE3__LCD_DATA2 {
829 /omit-if-no-ref/ mx7d_pad_epdc_gdclk__epdc_gdclk: MX7D_PAD_EPDC_GDCLK__EPDC_GDCLK {
832 /omit-if-no-ref/ mx7d_pad_epdc_gdclk__flextimer2_ch0: MX7D_PAD_EPDC_GDCLK__FLEXTIMER2_CH0 {
835 /omit-if-no-ref/ mx7d_pad_epdc_gdclk__enet2_rgmii_td2: MX7D_PAD_EPDC_GDCLK__ENET2_RGMII_TD2 {
838 /omit-if-no-ref/ mx7d_pad_epdc_gdclk__kpp_col7: MX7D_PAD_EPDC_GDCLK__KPP_COL7 {
841 /omit-if-no-ref/ mx7d_pad_epdc_gdclk__eim_addr18: MX7D_PAD_EPDC_GDCLK__EIM_ADDR18 {
844 /omit-if-no-ref/ mx7d_pad_epdc_gdclk__gpio2_io24: MX7D_PAD_EPDC_GDCLK__GPIO2_IO24 {
847 /omit-if-no-ref/ mx7d_pad_epdc_gdclk__lcd_data23: MX7D_PAD_EPDC_GDCLK__LCD_DATA23 {
850 /omit-if-no-ref/ mx7d_pad_epdc_gdclk__lcd_data16: MX7D_PAD_EPDC_GDCLK__LCD_DATA16 {
853 /omit-if-no-ref/ mx7d_pad_epdc_gdoe__epdc_gdoe: MX7D_PAD_EPDC_GDOE__EPDC_GDOE {
856 /omit-if-no-ref/ mx7d_pad_epdc_gdoe__flextimer2_ch1: MX7D_PAD_EPDC_GDOE__FLEXTIMER2_CH1 {
859 /omit-if-no-ref/ mx7d_pad_epdc_gdoe__enet2_rgmii_td3: MX7D_PAD_EPDC_GDOE__ENET2_RGMII_TD3 {
862 /omit-if-no-ref/ mx7d_pad_epdc_gdoe__kpp_row7: MX7D_PAD_EPDC_GDOE__KPP_ROW7 {
865 /omit-if-no-ref/ mx7d_pad_epdc_gdoe__eim_addr19: MX7D_PAD_EPDC_GDOE__EIM_ADDR19 {
868 /omit-if-no-ref/ mx7d_pad_epdc_gdoe__gpio2_io25: MX7D_PAD_EPDC_GDOE__GPIO2_IO25 {
871 /omit-if-no-ref/ mx7d_pad_epdc_gdoe__lcd_wr_rwn: MX7D_PAD_EPDC_GDOE__LCD_WR_RWN {
874 /omit-if-no-ref/ mx7d_pad_epdc_gdoe__lcd_data18: MX7D_PAD_EPDC_GDOE__LCD_DATA18 {
877 /omit-if-no-ref/ mx7d_pad_epdc_gdrl__epdc_gdrl: MX7D_PAD_EPDC_GDRL__EPDC_GDRL {
880 /omit-if-no-ref/ mx7d_pad_epdc_gdrl__flextimer2_ch2: MX7D_PAD_EPDC_GDRL__FLEXTIMER2_CH2 {
883 /omit-if-no-ref/ mx7d_pad_epdc_gdrl__enet2_rgmii_tx_ctl: MX7D_PAD_EPDC_GDRL__ENET2_RGMII_TX_CTL {
886 /omit-if-no-ref/ mx7d_pad_epdc_gdrl__eim_addr20: MX7D_PAD_EPDC_GDRL__EIM_ADDR20 {
889 /omit-if-no-ref/ mx7d_pad_epdc_gdrl__gpio2_io26: MX7D_PAD_EPDC_GDRL__GPIO2_IO26 {
892 /omit-if-no-ref/ mx7d_pad_epdc_gdrl__lcd_rd_e: MX7D_PAD_EPDC_GDRL__LCD_RD_E {
895 /omit-if-no-ref/ mx7d_pad_epdc_gdrl__lcd_data19: MX7D_PAD_EPDC_GDRL__LCD_DATA19 {
898 /omit-if-no-ref/ mx7d_pad_epdc_gdsp__epdc_gdsp: MX7D_PAD_EPDC_GDSP__EPDC_GDSP {
901 /omit-if-no-ref/ mx7d_pad_epdc_gdsp__flextimer2_ch3: MX7D_PAD_EPDC_GDSP__FLEXTIMER2_CH3 {
904 /omit-if-no-ref/ mx7d_pad_epdc_gdsp__enet2_rgmii_txc: MX7D_PAD_EPDC_GDSP__ENET2_RGMII_TXC {
907 /omit-if-no-ref/ mx7d_pad_epdc_gdsp__enet2_tx_er: MX7D_PAD_EPDC_GDSP__ENET2_TX_ER {
910 /omit-if-no-ref/ mx7d_pad_epdc_gdsp__eim_addr21: MX7D_PAD_EPDC_GDSP__EIM_ADDR21 {
913 /omit-if-no-ref/ mx7d_pad_epdc_gdsp__gpio2_io27: MX7D_PAD_EPDC_GDSP__GPIO2_IO27 {
916 /omit-if-no-ref/ mx7d_pad_epdc_gdsp__lcd_busy: MX7D_PAD_EPDC_GDSP__LCD_BUSY {
919 /omit-if-no-ref/ mx7d_pad_epdc_gdsp__lcd_data17: MX7D_PAD_EPDC_GDSP__LCD_DATA17 {
922 /omit-if-no-ref/ mx7d_pad_epdc_bdr0__epdc_bdr0: MX7D_PAD_EPDC_BDR0__EPDC_BDR0 {
925 /omit-if-no-ref/ mx7d_pad_epdc_bdr0__enet2_tx_clk: MX7D_PAD_EPDC_BDR0__ENET2_TX_CLK {
928 /omit-if-no-ref/ mx7d_pad_epdc_bdr0__ccm_enet2_ref_clk: MX7D_PAD_EPDC_BDR0__CCM_ENET2_REF_CLK {
931 /omit-if-no-ref/ mx7d_pad_epdc_bdr0__eim_addr22: MX7D_PAD_EPDC_BDR0__EIM_ADDR22 {
934 /omit-if-no-ref/ mx7d_pad_epdc_bdr0__gpio2_io28: MX7D_PAD_EPDC_BDR0__GPIO2_IO28 {
937 /omit-if-no-ref/ mx7d_pad_epdc_bdr0__lcd_cs: MX7D_PAD_EPDC_BDR0__LCD_CS {
940 /omit-if-no-ref/ mx7d_pad_epdc_bdr0__lcd_data7: MX7D_PAD_EPDC_BDR0__LCD_DATA7 {
943 /omit-if-no-ref/ mx7d_pad_epdc_bdr1__epdc_bdr1: MX7D_PAD_EPDC_BDR1__EPDC_BDR1 {
946 /omit-if-no-ref/ mx7d_pad_epdc_bdr1__epdc_sdclkn: MX7D_PAD_EPDC_BDR1__EPDC_SDCLKN {
949 /omit-if-no-ref/ mx7d_pad_epdc_bdr1__enet2_rx_clk: MX7D_PAD_EPDC_BDR1__ENET2_RX_CLK {
952 /omit-if-no-ref/ mx7d_pad_epdc_bdr1__eim_ad8: MX7D_PAD_EPDC_BDR1__EIM_AD8 {
955 /omit-if-no-ref/ mx7d_pad_epdc_bdr1__gpio2_io29: MX7D_PAD_EPDC_BDR1__GPIO2_IO29 {
958 /omit-if-no-ref/ mx7d_pad_epdc_bdr1__lcd_enable: MX7D_PAD_EPDC_BDR1__LCD_ENABLE {
961 /omit-if-no-ref/ mx7d_pad_epdc_bdr1__lcd_data6: MX7D_PAD_EPDC_BDR1__LCD_DATA6 {
964 /omit-if-no-ref/ mx7d_pad_epdc_pwr_com__epdc_pwr_com: MX7D_PAD_EPDC_PWR_COM__EPDC_PWR_COM {
967 /omit-if-no-ref/ mx7d_pad_epdc_pwr_com__flextimer2_pha: MX7D_PAD_EPDC_PWR_COM__FLEXTIMER2_PHA {
970 /omit-if-no-ref/ mx7d_pad_epdc_pwr_com__enet2_crs: MX7D_PAD_EPDC_PWR_COM__ENET2_CRS {
973 /omit-if-no-ref/ mx7d_pad_epdc_pwr_com__eim_ad9: MX7D_PAD_EPDC_PWR_COM__EIM_AD9 {
976 /omit-if-no-ref/ mx7d_pad_epdc_pwr_com__gpio2_io30: MX7D_PAD_EPDC_PWR_COM__GPIO2_IO30 {
979 /omit-if-no-ref/ mx7d_pad_epdc_pwr_com__lcd_hsync: MX7D_PAD_EPDC_PWR_COM__LCD_HSYNC {
982 /omit-if-no-ref/ mx7d_pad_epdc_pwr_com__lcd_data11: MX7D_PAD_EPDC_PWR_COM__LCD_DATA11 {
985 /omit-if-no-ref/ mx7d_pad_epdc_pwr_stat__epdc_pwr_stat: MX7D_PAD_EPDC_PWR_STAT__EPDC_PWR_STAT {
988 /omit-if-no-ref/ mx7d_pad_epdc_pwr_stat__flextimer2_phb: MX7D_PAD_EPDC_PWR_STAT__FLEXTIMER2_PHB {
991 /omit-if-no-ref/ mx7d_pad_epdc_pwr_stat__enet2_col: MX7D_PAD_EPDC_PWR_STAT__ENET2_COL {
994 /omit-if-no-ref/ mx7d_pad_epdc_pwr_stat__eim_eb_b1: MX7D_PAD_EPDC_PWR_STAT__EIM_EB_B1 {
997 /omit-if-no-ref/ mx7d_pad_epdc_pwr_stat__gpio2_io31: MX7D_PAD_EPDC_PWR_STAT__GPIO2_IO31 {
1000 /omit-if-no-ref/ mx7d_pad_epdc_pwr_stat__lcd_vsync: MX7D_PAD_EPDC_PWR_STAT__LCD_VSYNC {
1003 /omit-if-no-ref/ mx7d_pad_epdc_pwr_stat__lcd_data12: MX7D_PAD_EPDC_PWR_STAT__LCD_DATA12 {
1006 /omit-if-no-ref/ mx7d_pad_lcd_clk__lcd_clk: MX7D_PAD_LCD_CLK__LCD_CLK {
1009 /omit-if-no-ref/ mx7d_pad_lcd_clk__ecspi4_miso: MX7D_PAD_LCD_CLK__ECSPI4_MISO {
1012 /omit-if-no-ref/ mx7d_pad_lcd_clk__enet1_1588_event2_in: MX7D_PAD_LCD_CLK__ENET1_1588_EVENT2_IN {
1015 /omit-if-no-ref/ mx7d_pad_lcd_clk__csi_data16: MX7D_PAD_LCD_CLK__CSI_DATA16 {
1018 /omit-if-no-ref/ mx7d_pad_lcd_clk__uart2_dce_rx: MX7D_PAD_LCD_CLK__UART2_DCE_RX {
1021 /omit-if-no-ref/ mx7d_pad_lcd_clk__uart2_dte_tx: MX7D_PAD_LCD_CLK__UART2_DTE_TX {
1024 /omit-if-no-ref/ mx7d_pad_lcd_clk__gpio3_io0: MX7D_PAD_LCD_CLK__GPIO3_IO0 {
1027 /omit-if-no-ref/ mx7d_pad_lcd_enable__lcd_enable: MX7D_PAD_LCD_ENABLE__LCD_ENABLE {
1030 /omit-if-no-ref/ mx7d_pad_lcd_enable__ecspi4_mosi: MX7D_PAD_LCD_ENABLE__ECSPI4_MOSI {
1033 …/omit-if-no-ref/ mx7d_pad_lcd_enable__enet1_1588_event3_in: MX7D_PAD_LCD_ENABLE__ENET1_1588_EVENT3…
1036 /omit-if-no-ref/ mx7d_pad_lcd_enable__csi_data17: MX7D_PAD_LCD_ENABLE__CSI_DATA17 {
1039 /omit-if-no-ref/ mx7d_pad_lcd_enable__uart2_dce_tx: MX7D_PAD_LCD_ENABLE__UART2_DCE_TX {
1042 /omit-if-no-ref/ mx7d_pad_lcd_enable__uart2_dte_rx: MX7D_PAD_LCD_ENABLE__UART2_DTE_RX {
1045 /omit-if-no-ref/ mx7d_pad_lcd_enable__gpio3_io1: MX7D_PAD_LCD_ENABLE__GPIO3_IO1 {
1048 /omit-if-no-ref/ mx7d_pad_lcd_hsync__lcd_hsync: MX7D_PAD_LCD_HSYNC__LCD_HSYNC {
1051 /omit-if-no-ref/ mx7d_pad_lcd_hsync__ecspi4_sclk: MX7D_PAD_LCD_HSYNC__ECSPI4_SCLK {
1054 …/omit-if-no-ref/ mx7d_pad_lcd_hsync__enet2_1588_event2_in: MX7D_PAD_LCD_HSYNC__ENET2_1588_EVENT2_I…
1057 /omit-if-no-ref/ mx7d_pad_lcd_hsync__csi_data18: MX7D_PAD_LCD_HSYNC__CSI_DATA18 {
1060 /omit-if-no-ref/ mx7d_pad_lcd_hsync__uart2_dce_rts: MX7D_PAD_LCD_HSYNC__UART2_DCE_RTS {
1063 /omit-if-no-ref/ mx7d_pad_lcd_hsync__uart2_dte_cts: MX7D_PAD_LCD_HSYNC__UART2_DTE_CTS {
1066 /omit-if-no-ref/ mx7d_pad_lcd_hsync__gpio3_io2: MX7D_PAD_LCD_HSYNC__GPIO3_IO2 {
1069 /omit-if-no-ref/ mx7d_pad_lcd_vsync__lcd_vsync: MX7D_PAD_LCD_VSYNC__LCD_VSYNC {
1072 /omit-if-no-ref/ mx7d_pad_lcd_vsync__ecspi4_ss0: MX7D_PAD_LCD_VSYNC__ECSPI4_SS0 {
1075 …/omit-if-no-ref/ mx7d_pad_lcd_vsync__enet2_1588_event3_in: MX7D_PAD_LCD_VSYNC__ENET2_1588_EVENT3_I…
1078 /omit-if-no-ref/ mx7d_pad_lcd_vsync__csi_data19: MX7D_PAD_LCD_VSYNC__CSI_DATA19 {
1081 /omit-if-no-ref/ mx7d_pad_lcd_vsync__uart2_dce_cts: MX7D_PAD_LCD_VSYNC__UART2_DCE_CTS {
1084 /omit-if-no-ref/ mx7d_pad_lcd_vsync__uart2_dte_rts: MX7D_PAD_LCD_VSYNC__UART2_DTE_RTS {
1087 /omit-if-no-ref/ mx7d_pad_lcd_vsync__gpio3_io3: MX7D_PAD_LCD_VSYNC__GPIO3_IO3 {
1090 /omit-if-no-ref/ mx7d_pad_lcd_reset__lcd_reset: MX7D_PAD_LCD_RESET__LCD_RESET {
1093 /omit-if-no-ref/ mx7d_pad_lcd_reset__gpt1_compare1: MX7D_PAD_LCD_RESET__GPT1_COMPARE1 {
1096 /omit-if-no-ref/ mx7d_pad_lcd_reset__arm_platform_eventi: MX7D_PAD_LCD_RESET__ARM_PLATFORM_EVENTI {
1099 /omit-if-no-ref/ mx7d_pad_lcd_reset__csi_field: MX7D_PAD_LCD_RESET__CSI_FIELD {
1102 /omit-if-no-ref/ mx7d_pad_lcd_reset__eim_dtack_b: MX7D_PAD_LCD_RESET__EIM_DTACK_B {
1105 /omit-if-no-ref/ mx7d_pad_lcd_reset__gpio3_io4: MX7D_PAD_LCD_RESET__GPIO3_IO4 {
1108 /omit-if-no-ref/ mx7d_pad_lcd_data00__lcd_data0: MX7D_PAD_LCD_DATA00__LCD_DATA0 {
1111 /omit-if-no-ref/ mx7d_pad_lcd_data00__gpt1_compare2: MX7D_PAD_LCD_DATA00__GPT1_COMPARE2 {
1114 /omit-if-no-ref/ mx7d_pad_lcd_data00__csi_data20: MX7D_PAD_LCD_DATA00__CSI_DATA20 {
1117 /omit-if-no-ref/ mx7d_pad_lcd_data00__eim_data0: MX7D_PAD_LCD_DATA00__EIM_DATA0 {
1120 /omit-if-no-ref/ mx7d_pad_lcd_data00__gpio3_io5: MX7D_PAD_LCD_DATA00__GPIO3_IO5 {
1123 /omit-if-no-ref/ mx7d_pad_lcd_data00__src_boot_cfg0: MX7D_PAD_LCD_DATA00__SRC_BOOT_CFG0 {
1126 /omit-if-no-ref/ mx7d_pad_lcd_data01__lcd_data1: MX7D_PAD_LCD_DATA01__LCD_DATA1 {
1129 /omit-if-no-ref/ mx7d_pad_lcd_data01__gpt1_compare3: MX7D_PAD_LCD_DATA01__GPT1_COMPARE3 {
1132 /omit-if-no-ref/ mx7d_pad_lcd_data01__csi_data21: MX7D_PAD_LCD_DATA01__CSI_DATA21 {
1135 /omit-if-no-ref/ mx7d_pad_lcd_data01__eim_data1: MX7D_PAD_LCD_DATA01__EIM_DATA1 {
1138 /omit-if-no-ref/ mx7d_pad_lcd_data01__gpio3_io6: MX7D_PAD_LCD_DATA01__GPIO3_IO6 {
1141 /omit-if-no-ref/ mx7d_pad_lcd_data01__src_boot_cfg1: MX7D_PAD_LCD_DATA01__SRC_BOOT_CFG1 {
1144 /omit-if-no-ref/ mx7d_pad_lcd_data02__lcd_data2: MX7D_PAD_LCD_DATA02__LCD_DATA2 {
1147 /omit-if-no-ref/ mx7d_pad_lcd_data02__gpt1_clk: MX7D_PAD_LCD_DATA02__GPT1_CLK {
1150 /omit-if-no-ref/ mx7d_pad_lcd_data02__csi_data22: MX7D_PAD_LCD_DATA02__CSI_DATA22 {
1153 /omit-if-no-ref/ mx7d_pad_lcd_data02__eim_data2: MX7D_PAD_LCD_DATA02__EIM_DATA2 {
1156 /omit-if-no-ref/ mx7d_pad_lcd_data02__gpio3_io7: MX7D_PAD_LCD_DATA02__GPIO3_IO7 {
1159 /omit-if-no-ref/ mx7d_pad_lcd_data02__src_boot_cfg2: MX7D_PAD_LCD_DATA02__SRC_BOOT_CFG2 {
1162 /omit-if-no-ref/ mx7d_pad_lcd_data03__lcd_data3: MX7D_PAD_LCD_DATA03__LCD_DATA3 {
1165 /omit-if-no-ref/ mx7d_pad_lcd_data03__gpt1_capture1: MX7D_PAD_LCD_DATA03__GPT1_CAPTURE1 {
1168 /omit-if-no-ref/ mx7d_pad_lcd_data03__csi_data23: MX7D_PAD_LCD_DATA03__CSI_DATA23 {
1171 /omit-if-no-ref/ mx7d_pad_lcd_data03__eim_data3: MX7D_PAD_LCD_DATA03__EIM_DATA3 {
1174 /omit-if-no-ref/ mx7d_pad_lcd_data03__gpio3_io8: MX7D_PAD_LCD_DATA03__GPIO3_IO8 {
1177 /omit-if-no-ref/ mx7d_pad_lcd_data03__src_boot_cfg3: MX7D_PAD_LCD_DATA03__SRC_BOOT_CFG3 {
1180 /omit-if-no-ref/ mx7d_pad_lcd_data04__lcd_data4: MX7D_PAD_LCD_DATA04__LCD_DATA4 {
1183 /omit-if-no-ref/ mx7d_pad_lcd_data04__gpt1_capture2: MX7D_PAD_LCD_DATA04__GPT1_CAPTURE2 {
1186 /omit-if-no-ref/ mx7d_pad_lcd_data04__csi_vsync: MX7D_PAD_LCD_DATA04__CSI_VSYNC {
1189 /omit-if-no-ref/ mx7d_pad_lcd_data04__eim_data4: MX7D_PAD_LCD_DATA04__EIM_DATA4 {
1192 /omit-if-no-ref/ mx7d_pad_lcd_data04__gpio3_io9: MX7D_PAD_LCD_DATA04__GPIO3_IO9 {
1195 /omit-if-no-ref/ mx7d_pad_lcd_data04__src_boot_cfg4: MX7D_PAD_LCD_DATA04__SRC_BOOT_CFG4 {
1198 /omit-if-no-ref/ mx7d_pad_lcd_data05__lcd_data5: MX7D_PAD_LCD_DATA05__LCD_DATA5 {
1201 /omit-if-no-ref/ mx7d_pad_lcd_data05__csi_hsync: MX7D_PAD_LCD_DATA05__CSI_HSYNC {
1204 /omit-if-no-ref/ mx7d_pad_lcd_data05__eim_data5: MX7D_PAD_LCD_DATA05__EIM_DATA5 {
1207 /omit-if-no-ref/ mx7d_pad_lcd_data05__gpio3_io10: MX7D_PAD_LCD_DATA05__GPIO3_IO10 {
1210 /omit-if-no-ref/ mx7d_pad_lcd_data05__src_boot_cfg5: MX7D_PAD_LCD_DATA05__SRC_BOOT_CFG5 {
1213 /omit-if-no-ref/ mx7d_pad_lcd_data06__lcd_data6: MX7D_PAD_LCD_DATA06__LCD_DATA6 {
1216 /omit-if-no-ref/ mx7d_pad_lcd_data06__csi_pixclk: MX7D_PAD_LCD_DATA06__CSI_PIXCLK {
1219 /omit-if-no-ref/ mx7d_pad_lcd_data06__eim_data6: MX7D_PAD_LCD_DATA06__EIM_DATA6 {
1222 /omit-if-no-ref/ mx7d_pad_lcd_data06__gpio3_io11: MX7D_PAD_LCD_DATA06__GPIO3_IO11 {
1225 /omit-if-no-ref/ mx7d_pad_lcd_data06__src_boot_cfg6: MX7D_PAD_LCD_DATA06__SRC_BOOT_CFG6 {
1228 /omit-if-no-ref/ mx7d_pad_lcd_data07__lcd_data7: MX7D_PAD_LCD_DATA07__LCD_DATA7 {
1231 /omit-if-no-ref/ mx7d_pad_lcd_data07__csi_mclk: MX7D_PAD_LCD_DATA07__CSI_MCLK {
1234 /omit-if-no-ref/ mx7d_pad_lcd_data07__eim_data7: MX7D_PAD_LCD_DATA07__EIM_DATA7 {
1237 /omit-if-no-ref/ mx7d_pad_lcd_data07__gpio3_io12: MX7D_PAD_LCD_DATA07__GPIO3_IO12 {
1240 /omit-if-no-ref/ mx7d_pad_lcd_data07__src_boot_cfg7: MX7D_PAD_LCD_DATA07__SRC_BOOT_CFG7 {
1243 /omit-if-no-ref/ mx7d_pad_lcd_data08__lcd_data8: MX7D_PAD_LCD_DATA08__LCD_DATA8 {
1246 /omit-if-no-ref/ mx7d_pad_lcd_data08__csi_data9: MX7D_PAD_LCD_DATA08__CSI_DATA9 {
1249 /omit-if-no-ref/ mx7d_pad_lcd_data08__eim_data8: MX7D_PAD_LCD_DATA08__EIM_DATA8 {
1252 /omit-if-no-ref/ mx7d_pad_lcd_data08__gpio3_io13: MX7D_PAD_LCD_DATA08__GPIO3_IO13 {
1255 /omit-if-no-ref/ mx7d_pad_lcd_data08__src_boot_cfg8: MX7D_PAD_LCD_DATA08__SRC_BOOT_CFG8 {
1258 /omit-if-no-ref/ mx7d_pad_lcd_data09__lcd_data9: MX7D_PAD_LCD_DATA09__LCD_DATA9 {
1261 /omit-if-no-ref/ mx7d_pad_lcd_data09__csi_data8: MX7D_PAD_LCD_DATA09__CSI_DATA8 {
1264 /omit-if-no-ref/ mx7d_pad_lcd_data09__eim_data9: MX7D_PAD_LCD_DATA09__EIM_DATA9 {
1267 /omit-if-no-ref/ mx7d_pad_lcd_data09__gpio3_io14: MX7D_PAD_LCD_DATA09__GPIO3_IO14 {
1270 /omit-if-no-ref/ mx7d_pad_lcd_data09__src_boot_cfg9: MX7D_PAD_LCD_DATA09__SRC_BOOT_CFG9 {
1273 /omit-if-no-ref/ mx7d_pad_lcd_data10__lcd_data10: MX7D_PAD_LCD_DATA10__LCD_DATA10 {
1276 /omit-if-no-ref/ mx7d_pad_lcd_data10__csi_data7: MX7D_PAD_LCD_DATA10__CSI_DATA7 {
1279 /omit-if-no-ref/ mx7d_pad_lcd_data10__eim_data10: MX7D_PAD_LCD_DATA10__EIM_DATA10 {
1282 /omit-if-no-ref/ mx7d_pad_lcd_data10__gpio3_io15: MX7D_PAD_LCD_DATA10__GPIO3_IO15 {
1285 /omit-if-no-ref/ mx7d_pad_lcd_data10__src_boot_cfg10: MX7D_PAD_LCD_DATA10__SRC_BOOT_CFG10 {
1288 /omit-if-no-ref/ mx7d_pad_lcd_data11__lcd_data11: MX7D_PAD_LCD_DATA11__LCD_DATA11 {
1291 /omit-if-no-ref/ mx7d_pad_lcd_data11__csi_data6: MX7D_PAD_LCD_DATA11__CSI_DATA6 {
1294 /omit-if-no-ref/ mx7d_pad_lcd_data11__eim_data11: MX7D_PAD_LCD_DATA11__EIM_DATA11 {
1297 /omit-if-no-ref/ mx7d_pad_lcd_data11__gpio3_io16: MX7D_PAD_LCD_DATA11__GPIO3_IO16 {
1300 /omit-if-no-ref/ mx7d_pad_lcd_data11__src_boot_cfg11: MX7D_PAD_LCD_DATA11__SRC_BOOT_CFG11 {
1303 /omit-if-no-ref/ mx7d_pad_lcd_data12__lcd_data12: MX7D_PAD_LCD_DATA12__LCD_DATA12 {
1306 /omit-if-no-ref/ mx7d_pad_lcd_data12__csi_data5: MX7D_PAD_LCD_DATA12__CSI_DATA5 {
1309 /omit-if-no-ref/ mx7d_pad_lcd_data12__eim_data12: MX7D_PAD_LCD_DATA12__EIM_DATA12 {
1312 /omit-if-no-ref/ mx7d_pad_lcd_data12__gpio3_io17: MX7D_PAD_LCD_DATA12__GPIO3_IO17 {
1315 /omit-if-no-ref/ mx7d_pad_lcd_data12__src_boot_cfg12: MX7D_PAD_LCD_DATA12__SRC_BOOT_CFG12 {
1318 /omit-if-no-ref/ mx7d_pad_lcd_data13__lcd_data13: MX7D_PAD_LCD_DATA13__LCD_DATA13 {
1321 /omit-if-no-ref/ mx7d_pad_lcd_data13__csi_data4: MX7D_PAD_LCD_DATA13__CSI_DATA4 {
1324 /omit-if-no-ref/ mx7d_pad_lcd_data13__eim_data13: MX7D_PAD_LCD_DATA13__EIM_DATA13 {
1327 /omit-if-no-ref/ mx7d_pad_lcd_data13__gpio3_io18: MX7D_PAD_LCD_DATA13__GPIO3_IO18 {
1330 /omit-if-no-ref/ mx7d_pad_lcd_data13__src_boot_cfg13: MX7D_PAD_LCD_DATA13__SRC_BOOT_CFG13 {
1333 /omit-if-no-ref/ mx7d_pad_lcd_data14__lcd_data14: MX7D_PAD_LCD_DATA14__LCD_DATA14 {
1336 /omit-if-no-ref/ mx7d_pad_lcd_data14__csi_data3: MX7D_PAD_LCD_DATA14__CSI_DATA3 {
1339 /omit-if-no-ref/ mx7d_pad_lcd_data14__eim_data14: MX7D_PAD_LCD_DATA14__EIM_DATA14 {
1342 /omit-if-no-ref/ mx7d_pad_lcd_data14__gpio3_io19: MX7D_PAD_LCD_DATA14__GPIO3_IO19 {
1345 /omit-if-no-ref/ mx7d_pad_lcd_data14__src_boot_cfg14: MX7D_PAD_LCD_DATA14__SRC_BOOT_CFG14 {
1348 /omit-if-no-ref/ mx7d_pad_lcd_data15__lcd_data15: MX7D_PAD_LCD_DATA15__LCD_DATA15 {
1351 /omit-if-no-ref/ mx7d_pad_lcd_data15__csi_data2: MX7D_PAD_LCD_DATA15__CSI_DATA2 {
1354 /omit-if-no-ref/ mx7d_pad_lcd_data15__eim_data15: MX7D_PAD_LCD_DATA15__EIM_DATA15 {
1357 /omit-if-no-ref/ mx7d_pad_lcd_data15__gpio3_io20: MX7D_PAD_LCD_DATA15__GPIO3_IO20 {
1360 /omit-if-no-ref/ mx7d_pad_lcd_data15__src_boot_cfg15: MX7D_PAD_LCD_DATA15__SRC_BOOT_CFG15 {
1363 /omit-if-no-ref/ mx7d_pad_lcd_data16__lcd_data16: MX7D_PAD_LCD_DATA16__LCD_DATA16 {
1366 /omit-if-no-ref/ mx7d_pad_lcd_data16__flextimer1_ch4: MX7D_PAD_LCD_DATA16__FLEXTIMER1_CH4 {
1369 /omit-if-no-ref/ mx7d_pad_lcd_data16__csi_data1: MX7D_PAD_LCD_DATA16__CSI_DATA1 {
1372 /omit-if-no-ref/ mx7d_pad_lcd_data16__eim_cre: MX7D_PAD_LCD_DATA16__EIM_CRE {
1375 /omit-if-no-ref/ mx7d_pad_lcd_data16__gpio3_io21: MX7D_PAD_LCD_DATA16__GPIO3_IO21 {
1378 /omit-if-no-ref/ mx7d_pad_lcd_data16__src_boot_cfg16: MX7D_PAD_LCD_DATA16__SRC_BOOT_CFG16 {
1381 /omit-if-no-ref/ mx7d_pad_lcd_data17__lcd_data17: MX7D_PAD_LCD_DATA17__LCD_DATA17 {
1384 /omit-if-no-ref/ mx7d_pad_lcd_data17__flextimer1_ch5: MX7D_PAD_LCD_DATA17__FLEXTIMER1_CH5 {
1387 /omit-if-no-ref/ mx7d_pad_lcd_data17__csi_data0: MX7D_PAD_LCD_DATA17__CSI_DATA0 {
1390 /omit-if-no-ref/ mx7d_pad_lcd_data17__eim_aclk_freerun: MX7D_PAD_LCD_DATA17__EIM_ACLK_FREERUN {
1393 /omit-if-no-ref/ mx7d_pad_lcd_data17__gpio3_io22: MX7D_PAD_LCD_DATA17__GPIO3_IO22 {
1396 /omit-if-no-ref/ mx7d_pad_lcd_data17__src_boot_cfg17: MX7D_PAD_LCD_DATA17__SRC_BOOT_CFG17 {
1399 /omit-if-no-ref/ mx7d_pad_lcd_data18__lcd_data18: MX7D_PAD_LCD_DATA18__LCD_DATA18 {
1402 /omit-if-no-ref/ mx7d_pad_lcd_data18__flextimer1_ch6: MX7D_PAD_LCD_DATA18__FLEXTIMER1_CH6 {
1405 …/omit-if-no-ref/ mx7d_pad_lcd_data18__arm_platform_evento: MX7D_PAD_LCD_DATA18__ARM_PLATFORM_EVENT…
1408 /omit-if-no-ref/ mx7d_pad_lcd_data18__csi_data15: MX7D_PAD_LCD_DATA18__CSI_DATA15 {
1411 /omit-if-no-ref/ mx7d_pad_lcd_data18__eim_cs2_b: MX7D_PAD_LCD_DATA18__EIM_CS2_B {
1414 /omit-if-no-ref/ mx7d_pad_lcd_data18__gpio3_io23: MX7D_PAD_LCD_DATA18__GPIO3_IO23 {
1417 /omit-if-no-ref/ mx7d_pad_lcd_data18__src_boot_cfg18: MX7D_PAD_LCD_DATA18__SRC_BOOT_CFG18 {
1420 /omit-if-no-ref/ mx7d_pad_lcd_data19__lcd_data19: MX7D_PAD_LCD_DATA19__LCD_DATA19 {
1423 /omit-if-no-ref/ mx7d_pad_lcd_data19__flextimer1_ch7: MX7D_PAD_LCD_DATA19__FLEXTIMER1_CH7 {
1426 /omit-if-no-ref/ mx7d_pad_lcd_data19__csi_data14: MX7D_PAD_LCD_DATA19__CSI_DATA14 {
1429 /omit-if-no-ref/ mx7d_pad_lcd_data19__eim_cs3_b: MX7D_PAD_LCD_DATA19__EIM_CS3_B {
1432 /omit-if-no-ref/ mx7d_pad_lcd_data19__gpio3_io24: MX7D_PAD_LCD_DATA19__GPIO3_IO24 {
1435 /omit-if-no-ref/ mx7d_pad_lcd_data19__src_boot_cfg19: MX7D_PAD_LCD_DATA19__SRC_BOOT_CFG19 {
1438 /omit-if-no-ref/ mx7d_pad_lcd_data20__lcd_data20: MX7D_PAD_LCD_DATA20__LCD_DATA20 {
1441 /omit-if-no-ref/ mx7d_pad_lcd_data20__flextimer2_ch4: MX7D_PAD_LCD_DATA20__FLEXTIMER2_CH4 {
1444 …/omit-if-no-ref/ mx7d_pad_lcd_data20__enet1_1588_event2_out: MX7D_PAD_LCD_DATA20__ENET1_1588_EVENT…
1447 /omit-if-no-ref/ mx7d_pad_lcd_data20__csi_data13: MX7D_PAD_LCD_DATA20__CSI_DATA13 {
1450 /omit-if-no-ref/ mx7d_pad_lcd_data20__eim_addr23: MX7D_PAD_LCD_DATA20__EIM_ADDR23 {
1453 /omit-if-no-ref/ mx7d_pad_lcd_data20__gpio3_io25: MX7D_PAD_LCD_DATA20__GPIO3_IO25 {
1456 /omit-if-no-ref/ mx7d_pad_lcd_data20__i2c3_scl: MX7D_PAD_LCD_DATA20__I2C3_SCL {
1459 /omit-if-no-ref/ mx7d_pad_lcd_data21__lcd_data21: MX7D_PAD_LCD_DATA21__LCD_DATA21 {
1462 /omit-if-no-ref/ mx7d_pad_lcd_data21__flextimer2_ch5: MX7D_PAD_LCD_DATA21__FLEXTIMER2_CH5 {
1465 …/omit-if-no-ref/ mx7d_pad_lcd_data21__enet1_1588_event3_out: MX7D_PAD_LCD_DATA21__ENET1_1588_EVENT…
1468 /omit-if-no-ref/ mx7d_pad_lcd_data21__csi_data12: MX7D_PAD_LCD_DATA21__CSI_DATA12 {
1471 /omit-if-no-ref/ mx7d_pad_lcd_data21__eim_addr24: MX7D_PAD_LCD_DATA21__EIM_ADDR24 {
1474 /omit-if-no-ref/ mx7d_pad_lcd_data21__gpio3_io26: MX7D_PAD_LCD_DATA21__GPIO3_IO26 {
1477 /omit-if-no-ref/ mx7d_pad_lcd_data21__i2c3_sda: MX7D_PAD_LCD_DATA21__I2C3_SDA {
1480 /omit-if-no-ref/ mx7d_pad_lcd_data22__lcd_data22: MX7D_PAD_LCD_DATA22__LCD_DATA22 {
1483 /omit-if-no-ref/ mx7d_pad_lcd_data22__flextimer2_ch6: MX7D_PAD_LCD_DATA22__FLEXTIMER2_CH6 {
1486 …/omit-if-no-ref/ mx7d_pad_lcd_data22__enet2_1588_event2_out: MX7D_PAD_LCD_DATA22__ENET2_1588_EVENT…
1489 /omit-if-no-ref/ mx7d_pad_lcd_data22__csi_data11: MX7D_PAD_LCD_DATA22__CSI_DATA11 {
1492 /omit-if-no-ref/ mx7d_pad_lcd_data22__eim_addr25: MX7D_PAD_LCD_DATA22__EIM_ADDR25 {
1495 /omit-if-no-ref/ mx7d_pad_lcd_data22__gpio3_io27: MX7D_PAD_LCD_DATA22__GPIO3_IO27 {
1498 /omit-if-no-ref/ mx7d_pad_lcd_data22__i2c4_scl: MX7D_PAD_LCD_DATA22__I2C4_SCL {
1501 /omit-if-no-ref/ mx7d_pad_lcd_data23__lcd_data23: MX7D_PAD_LCD_DATA23__LCD_DATA23 {
1504 /omit-if-no-ref/ mx7d_pad_lcd_data23__flextimer2_ch7: MX7D_PAD_LCD_DATA23__FLEXTIMER2_CH7 {
1507 …/omit-if-no-ref/ mx7d_pad_lcd_data23__enet2_1588_event3_out: MX7D_PAD_LCD_DATA23__ENET2_1588_EVENT…
1510 /omit-if-no-ref/ mx7d_pad_lcd_data23__csi_data10: MX7D_PAD_LCD_DATA23__CSI_DATA10 {
1513 /omit-if-no-ref/ mx7d_pad_lcd_data23__eim_addr26: MX7D_PAD_LCD_DATA23__EIM_ADDR26 {
1516 /omit-if-no-ref/ mx7d_pad_lcd_data23__gpio3_io28: MX7D_PAD_LCD_DATA23__GPIO3_IO28 {
1519 /omit-if-no-ref/ mx7d_pad_lcd_data23__i2c4_sda: MX7D_PAD_LCD_DATA23__I2C4_SDA {
1522 /omit-if-no-ref/ mx7d_pad_uart1_rx_data__uart1_dce_rx: MX7D_PAD_UART1_RX_DATA__UART1_DCE_RX {
1525 /omit-if-no-ref/ mx7d_pad_uart1_rx_data__uart1_dte_tx: MX7D_PAD_UART1_RX_DATA__UART1_DTE_TX {
1528 /omit-if-no-ref/ mx7d_pad_uart1_rx_data__i2c1_scl: MX7D_PAD_UART1_RX_DATA__I2C1_SCL {
1531 /omit-if-no-ref/ mx7d_pad_uart1_rx_data__ccm_pmic_ready: MX7D_PAD_UART1_RX_DATA__CCM_PMIC_READY {
1534 /omit-if-no-ref/ mx7d_pad_uart1_rx_data__ecspi1_ss1: MX7D_PAD_UART1_RX_DATA__ECSPI1_SS1 {
1537 …/omit-if-no-ref/ mx7d_pad_uart1_rx_data__enet2_1588_event0_in: MX7D_PAD_UART1_RX_DATA__ENET2_1588_…
1540 /omit-if-no-ref/ mx7d_pad_uart1_rx_data__gpio4_io0: MX7D_PAD_UART1_RX_DATA__GPIO4_IO0 {
1543 /omit-if-no-ref/ mx7d_pad_uart1_rx_data__enet1_mdio: MX7D_PAD_UART1_RX_DATA__ENET1_MDIO {
1546 /omit-if-no-ref/ mx7d_pad_uart1_tx_data__uart1_dce_tx: MX7D_PAD_UART1_TX_DATA__UART1_DCE_TX {
1549 /omit-if-no-ref/ mx7d_pad_uart1_tx_data__uart1_dte_rx: MX7D_PAD_UART1_TX_DATA__UART1_DTE_RX {
1552 /omit-if-no-ref/ mx7d_pad_uart1_tx_data__i2c1_sda: MX7D_PAD_UART1_TX_DATA__I2C1_SDA {
1555 /omit-if-no-ref/ mx7d_pad_uart1_tx_data__sai3_mclk: MX7D_PAD_UART1_TX_DATA__SAI3_MCLK {
1558 /omit-if-no-ref/ mx7d_pad_uart1_tx_data__ecspi1_ss2: MX7D_PAD_UART1_TX_DATA__ECSPI1_SS2 {
1561 …/omit-if-no-ref/ mx7d_pad_uart1_tx_data__enet2_1588_event0_out: MX7D_PAD_UART1_TX_DATA__ENET2_1588…
1564 /omit-if-no-ref/ mx7d_pad_uart1_tx_data__gpio4_io1: MX7D_PAD_UART1_TX_DATA__GPIO4_IO1 {
1567 /omit-if-no-ref/ mx7d_pad_uart1_tx_data__enet1_mdc: MX7D_PAD_UART1_TX_DATA__ENET1_MDC {
1570 /omit-if-no-ref/ mx7d_pad_uart2_rx_data__uart2_dce_rx: MX7D_PAD_UART2_RX_DATA__UART2_DCE_RX {
1573 /omit-if-no-ref/ mx7d_pad_uart2_rx_data__uart2_dte_tx: MX7D_PAD_UART2_RX_DATA__UART2_DTE_TX {
1576 /omit-if-no-ref/ mx7d_pad_uart2_rx_data__i2c2_scl: MX7D_PAD_UART2_RX_DATA__I2C2_SCL {
1579 /omit-if-no-ref/ mx7d_pad_uart2_rx_data__sai3_rx_bclk: MX7D_PAD_UART2_RX_DATA__SAI3_RX_BCLK {
1582 /omit-if-no-ref/ mx7d_pad_uart2_rx_data__ecspi1_ss3: MX7D_PAD_UART2_RX_DATA__ECSPI1_SS3 {
1585 …/omit-if-no-ref/ mx7d_pad_uart2_rx_data__enet2_1588_event1_in: MX7D_PAD_UART2_RX_DATA__ENET2_1588_…
1588 /omit-if-no-ref/ mx7d_pad_uart2_rx_data__gpio4_io2: MX7D_PAD_UART2_RX_DATA__GPIO4_IO2 {
1591 /omit-if-no-ref/ mx7d_pad_uart2_rx_data__enet2_mdio: MX7D_PAD_UART2_RX_DATA__ENET2_MDIO {
1594 /omit-if-no-ref/ mx7d_pad_uart2_tx_data__uart2_dce_tx: MX7D_PAD_UART2_TX_DATA__UART2_DCE_TX {
1597 /omit-if-no-ref/ mx7d_pad_uart2_tx_data__uart2_dte_rx: MX7D_PAD_UART2_TX_DATA__UART2_DTE_RX {
1600 /omit-if-no-ref/ mx7d_pad_uart2_tx_data__i2c2_sda: MX7D_PAD_UART2_TX_DATA__I2C2_SDA {
1603 /omit-if-no-ref/ mx7d_pad_uart2_tx_data__sai3_rx_data0: MX7D_PAD_UART2_TX_DATA__SAI3_RX_DATA0 {
1606 /omit-if-no-ref/ mx7d_pad_uart2_tx_data__ecspi1_rdy: MX7D_PAD_UART2_TX_DATA__ECSPI1_RDY {
1609 …/omit-if-no-ref/ mx7d_pad_uart2_tx_data__enet2_1588_event1_out: MX7D_PAD_UART2_TX_DATA__ENET2_1588…
1612 /omit-if-no-ref/ mx7d_pad_uart2_tx_data__gpio4_io3: MX7D_PAD_UART2_TX_DATA__GPIO4_IO3 {
1615 /omit-if-no-ref/ mx7d_pad_uart2_tx_data__enet2_mdc: MX7D_PAD_UART2_TX_DATA__ENET2_MDC {
1618 /omit-if-no-ref/ mx7d_pad_uart3_rx_data__uart3_dce_rx: MX7D_PAD_UART3_RX_DATA__UART3_DCE_RX {
1621 /omit-if-no-ref/ mx7d_pad_uart3_rx_data__uart3_dte_tx: MX7D_PAD_UART3_RX_DATA__UART3_DTE_TX {
1624 /omit-if-no-ref/ mx7d_pad_uart3_rx_data__usb_otg1_oc: MX7D_PAD_UART3_RX_DATA__USB_OTG1_OC {
1627 /omit-if-no-ref/ mx7d_pad_uart3_rx_data__sai3_rx_sync: MX7D_PAD_UART3_RX_DATA__SAI3_RX_SYNC {
1630 /omit-if-no-ref/ mx7d_pad_uart3_rx_data__ecspi1_miso: MX7D_PAD_UART3_RX_DATA__ECSPI1_MISO {
1633 …/omit-if-no-ref/ mx7d_pad_uart3_rx_data__enet1_1588_event0_in: MX7D_PAD_UART3_RX_DATA__ENET1_1588_…
1636 /omit-if-no-ref/ mx7d_pad_uart3_rx_data__gpio4_io4: MX7D_PAD_UART3_RX_DATA__GPIO4_IO4 {
1639 /omit-if-no-ref/ mx7d_pad_uart3_rx_data__sd1_lctl: MX7D_PAD_UART3_RX_DATA__SD1_LCTL {
1642 /omit-if-no-ref/ mx7d_pad_uart3_tx_data__uart3_dce_tx: MX7D_PAD_UART3_TX_DATA__UART3_DCE_TX {
1645 /omit-if-no-ref/ mx7d_pad_uart3_tx_data__uart3_dte_rx: MX7D_PAD_UART3_TX_DATA__UART3_DTE_RX {
1648 /omit-if-no-ref/ mx7d_pad_uart3_tx_data__usb_otg1_pwr: MX7D_PAD_UART3_TX_DATA__USB_OTG1_PWR {
1651 /omit-if-no-ref/ mx7d_pad_uart3_tx_data__sai3_tx_bclk: MX7D_PAD_UART3_TX_DATA__SAI3_TX_BCLK {
1654 /omit-if-no-ref/ mx7d_pad_uart3_tx_data__ecspi1_mosi: MX7D_PAD_UART3_TX_DATA__ECSPI1_MOSI {
1657 …/omit-if-no-ref/ mx7d_pad_uart3_tx_data__enet1_1588_event0_out: MX7D_PAD_UART3_TX_DATA__ENET1_1588…
1660 /omit-if-no-ref/ mx7d_pad_uart3_tx_data__gpio4_io5: MX7D_PAD_UART3_TX_DATA__GPIO4_IO5 {
1663 /omit-if-no-ref/ mx7d_pad_uart3_tx_data__sd2_lctl: MX7D_PAD_UART3_TX_DATA__SD2_LCTL {
1666 /omit-if-no-ref/ mx7d_pad_uart3_rts_b__uart3_dce_rts: MX7D_PAD_UART3_RTS_B__UART3_DCE_RTS {
1669 /omit-if-no-ref/ mx7d_pad_uart3_rts_b__uart3_dte_cts: MX7D_PAD_UART3_RTS_B__UART3_DTE_CTS {
1672 /omit-if-no-ref/ mx7d_pad_uart3_rts_b__usb_otg2_oc: MX7D_PAD_UART3_RTS_B__USB_OTG2_OC {
1675 /omit-if-no-ref/ mx7d_pad_uart3_rts_b__sai3_tx_data0: MX7D_PAD_UART3_RTS_B__SAI3_TX_DATA0 {
1678 /omit-if-no-ref/ mx7d_pad_uart3_rts_b__ecspi1_sclk: MX7D_PAD_UART3_RTS_B__ECSPI1_SCLK {
1681 …/omit-if-no-ref/ mx7d_pad_uart3_rts_b__enet1_1588_event1_in: MX7D_PAD_UART3_RTS_B__ENET1_1588_EVEN…
1684 /omit-if-no-ref/ mx7d_pad_uart3_rts_b__gpio4_io6: MX7D_PAD_UART3_RTS_B__GPIO4_IO6 {
1687 /omit-if-no-ref/ mx7d_pad_uart3_rts_b__sd3_lctl: MX7D_PAD_UART3_RTS_B__SD3_LCTL {
1690 /omit-if-no-ref/ mx7d_pad_uart3_cts_b__uart3_dce_cts: MX7D_PAD_UART3_CTS_B__UART3_DCE_CTS {
1693 /omit-if-no-ref/ mx7d_pad_uart3_cts_b__uart3_dte_rts: MX7D_PAD_UART3_CTS_B__UART3_DTE_RTS {
1696 /omit-if-no-ref/ mx7d_pad_uart3_cts_b__usb_otg2_pwr: MX7D_PAD_UART3_CTS_B__USB_OTG2_PWR {
1699 /omit-if-no-ref/ mx7d_pad_uart3_cts_b__sai3_tx_sync: MX7D_PAD_UART3_CTS_B__SAI3_TX_SYNC {
1702 /omit-if-no-ref/ mx7d_pad_uart3_cts_b__ecspi1_ss0: MX7D_PAD_UART3_CTS_B__ECSPI1_SS0 {
1705 …/omit-if-no-ref/ mx7d_pad_uart3_cts_b__enet1_1588_event1_out: MX7D_PAD_UART3_CTS_B__ENET1_1588_EVE…
1708 /omit-if-no-ref/ mx7d_pad_uart3_cts_b__gpio4_io7: MX7D_PAD_UART3_CTS_B__GPIO4_IO7 {
1711 /omit-if-no-ref/ mx7d_pad_uart3_cts_b__sd1_vselect: MX7D_PAD_UART3_CTS_B__SD1_VSELECT {
1714 /omit-if-no-ref/ mx7d_pad_i2c1_scl__i2c1_scl: MX7D_PAD_I2C1_SCL__I2C1_SCL {
1717 /omit-if-no-ref/ mx7d_pad_i2c1_scl__uart4_dce_cts: MX7D_PAD_I2C1_SCL__UART4_DCE_CTS {
1720 /omit-if-no-ref/ mx7d_pad_i2c1_scl__uart4_dte_rts: MX7D_PAD_I2C1_SCL__UART4_DTE_RTS {
1723 /omit-if-no-ref/ mx7d_pad_i2c1_scl__flexcan1_rx: MX7D_PAD_I2C1_SCL__FLEXCAN1_RX {
1726 /omit-if-no-ref/ mx7d_pad_i2c1_scl__ecspi3_miso: MX7D_PAD_I2C1_SCL__ECSPI3_MISO {
1729 /omit-if-no-ref/ mx7d_pad_i2c1_scl__gpio4_io8: MX7D_PAD_I2C1_SCL__GPIO4_IO8 {
1732 /omit-if-no-ref/ mx7d_pad_i2c1_scl__sd2_vselect: MX7D_PAD_I2C1_SCL__SD2_VSELECT {
1735 /omit-if-no-ref/ mx7d_pad_i2c1_sda__i2c1_sda: MX7D_PAD_I2C1_SDA__I2C1_SDA {
1738 /omit-if-no-ref/ mx7d_pad_i2c1_sda__uart4_dce_rts: MX7D_PAD_I2C1_SDA__UART4_DCE_RTS {
1741 /omit-if-no-ref/ mx7d_pad_i2c1_sda__uart4_dte_cts: MX7D_PAD_I2C1_SDA__UART4_DTE_CTS {
1744 /omit-if-no-ref/ mx7d_pad_i2c1_sda__flexcan1_tx: MX7D_PAD_I2C1_SDA__FLEXCAN1_TX {
1747 /omit-if-no-ref/ mx7d_pad_i2c1_sda__ecspi3_mosi: MX7D_PAD_I2C1_SDA__ECSPI3_MOSI {
1750 /omit-if-no-ref/ mx7d_pad_i2c1_sda__ccm_enet1_ref_clk: MX7D_PAD_I2C1_SDA__CCM_ENET1_REF_CLK {
1753 /omit-if-no-ref/ mx7d_pad_i2c1_sda__gpio4_io9: MX7D_PAD_I2C1_SDA__GPIO4_IO9 {
1756 /omit-if-no-ref/ mx7d_pad_i2c1_sda__sd3_vselect: MX7D_PAD_I2C1_SDA__SD3_VSELECT {
1759 /omit-if-no-ref/ mx7d_pad_i2c2_scl__i2c2_scl: MX7D_PAD_I2C2_SCL__I2C2_SCL {
1762 /omit-if-no-ref/ mx7d_pad_i2c2_scl__uart4_dce_rx: MX7D_PAD_I2C2_SCL__UART4_DCE_RX {
1765 /omit-if-no-ref/ mx7d_pad_i2c2_scl__uart4_dte_tx: MX7D_PAD_I2C2_SCL__UART4_DTE_TX {
1768 /omit-if-no-ref/ mx7d_pad_i2c2_scl__wdog3_wdog_b: MX7D_PAD_I2C2_SCL__WDOG3_WDOG_B {
1771 /omit-if-no-ref/ mx7d_pad_i2c2_scl__ecspi3_sclk: MX7D_PAD_I2C2_SCL__ECSPI3_SCLK {
1774 /omit-if-no-ref/ mx7d_pad_i2c2_scl__ccm_enet2_ref_clk: MX7D_PAD_I2C2_SCL__CCM_ENET2_REF_CLK {
1777 /omit-if-no-ref/ mx7d_pad_i2c2_scl__gpio4_io10: MX7D_PAD_I2C2_SCL__GPIO4_IO10 {
1780 /omit-if-no-ref/ mx7d_pad_i2c2_scl__sd3_cd_b: MX7D_PAD_I2C2_SCL__SD3_CD_B {
1783 /omit-if-no-ref/ mx7d_pad_i2c2_sda__i2c2_sda: MX7D_PAD_I2C2_SDA__I2C2_SDA {
1786 /omit-if-no-ref/ mx7d_pad_i2c2_sda__uart4_dce_tx: MX7D_PAD_I2C2_SDA__UART4_DCE_TX {
1789 /omit-if-no-ref/ mx7d_pad_i2c2_sda__uart4_dte_rx: MX7D_PAD_I2C2_SDA__UART4_DTE_RX {
1792 /omit-if-no-ref/ mx7d_pad_i2c2_sda__wdog3_wdog_rst_b_deb: MX7D_PAD_I2C2_SDA__WDOG3_WDOG_RST_B_DEB {
1795 /omit-if-no-ref/ mx7d_pad_i2c2_sda__ecspi3_ss0: MX7D_PAD_I2C2_SDA__ECSPI3_SS0 {
1798 /omit-if-no-ref/ mx7d_pad_i2c2_sda__ccm_enet_phy_ref_clk: MX7D_PAD_I2C2_SDA__CCM_ENET_PHY_REF_CLK {
1801 /omit-if-no-ref/ mx7d_pad_i2c2_sda__gpio4_io11: MX7D_PAD_I2C2_SDA__GPIO4_IO11 {
1804 /omit-if-no-ref/ mx7d_pad_i2c2_sda__sd3_wp: MX7D_PAD_I2C2_SDA__SD3_WP {
1807 /omit-if-no-ref/ mx7d_pad_i2c3_scl__i2c3_scl: MX7D_PAD_I2C3_SCL__I2C3_SCL {
1810 /omit-if-no-ref/ mx7d_pad_i2c3_scl__uart5_dce_cts: MX7D_PAD_I2C3_SCL__UART5_DCE_CTS {
1813 /omit-if-no-ref/ mx7d_pad_i2c3_scl__uart5_dte_rts: MX7D_PAD_I2C3_SCL__UART5_DTE_RTS {
1816 /omit-if-no-ref/ mx7d_pad_i2c3_scl__flexcan2_rx: MX7D_PAD_I2C3_SCL__FLEXCAN2_RX {
1819 /omit-if-no-ref/ mx7d_pad_i2c3_scl__csi_vsync: MX7D_PAD_I2C3_SCL__CSI_VSYNC {
1822 /omit-if-no-ref/ mx7d_pad_i2c3_scl__sdma_ext_event0: MX7D_PAD_I2C3_SCL__SDMA_EXT_EVENT0 {
1825 /omit-if-no-ref/ mx7d_pad_i2c3_scl__gpio4_io12: MX7D_PAD_I2C3_SCL__GPIO4_IO12 {
1828 /omit-if-no-ref/ mx7d_pad_i2c3_scl__epdc_bdr0: MX7D_PAD_I2C3_SCL__EPDC_BDR0 {
1831 /omit-if-no-ref/ mx7d_pad_i2c3_sda__i2c3_sda: MX7D_PAD_I2C3_SDA__I2C3_SDA {
1834 /omit-if-no-ref/ mx7d_pad_i2c3_sda__uart5_dce_rts: MX7D_PAD_I2C3_SDA__UART5_DCE_RTS {
1837 /omit-if-no-ref/ mx7d_pad_i2c3_sda__uart5_dte_cts: MX7D_PAD_I2C3_SDA__UART5_DTE_CTS {
1840 /omit-if-no-ref/ mx7d_pad_i2c3_sda__flexcan2_tx: MX7D_PAD_I2C3_SDA__FLEXCAN2_TX {
1843 /omit-if-no-ref/ mx7d_pad_i2c3_sda__csi_hsync: MX7D_PAD_I2C3_SDA__CSI_HSYNC {
1846 /omit-if-no-ref/ mx7d_pad_i2c3_sda__sdma_ext_event1: MX7D_PAD_I2C3_SDA__SDMA_EXT_EVENT1 {
1849 /omit-if-no-ref/ mx7d_pad_i2c3_sda__gpio4_io13: MX7D_PAD_I2C3_SDA__GPIO4_IO13 {
1852 /omit-if-no-ref/ mx7d_pad_i2c3_sda__epdc_bdr1: MX7D_PAD_I2C3_SDA__EPDC_BDR1 {
1855 /omit-if-no-ref/ mx7d_pad_i2c4_scl__i2c4_scl: MX7D_PAD_I2C4_SCL__I2C4_SCL {
1858 /omit-if-no-ref/ mx7d_pad_i2c4_scl__uart5_dce_rx: MX7D_PAD_I2C4_SCL__UART5_DCE_RX {
1861 /omit-if-no-ref/ mx7d_pad_i2c4_scl__uart5_dte_tx: MX7D_PAD_I2C4_SCL__UART5_DTE_TX {
1864 /omit-if-no-ref/ mx7d_pad_i2c4_scl__wdog4_wdog_b: MX7D_PAD_I2C4_SCL__WDOG4_WDOG_B {
1867 /omit-if-no-ref/ mx7d_pad_i2c4_scl__csi_pixclk: MX7D_PAD_I2C4_SCL__CSI_PIXCLK {
1870 /omit-if-no-ref/ mx7d_pad_i2c4_scl__usb_otg1_id: MX7D_PAD_I2C4_SCL__USB_OTG1_ID {
1873 /omit-if-no-ref/ mx7d_pad_i2c4_scl__gpio4_io14: MX7D_PAD_I2C4_SCL__GPIO4_IO14 {
1876 /omit-if-no-ref/ mx7d_pad_i2c4_scl__epdc_vcom0: MX7D_PAD_I2C4_SCL__EPDC_VCOM0 {
1879 /omit-if-no-ref/ mx7d_pad_i2c4_sda__i2c4_sda: MX7D_PAD_I2C4_SDA__I2C4_SDA {
1882 /omit-if-no-ref/ mx7d_pad_i2c4_sda__uart5_dce_tx: MX7D_PAD_I2C4_SDA__UART5_DCE_TX {
1885 /omit-if-no-ref/ mx7d_pad_i2c4_sda__uart5_dte_rx: MX7D_PAD_I2C4_SDA__UART5_DTE_RX {
1888 /omit-if-no-ref/ mx7d_pad_i2c4_sda__wdog4_wdog_rst_b_deb: MX7D_PAD_I2C4_SDA__WDOG4_WDOG_RST_B_DEB {
1891 /omit-if-no-ref/ mx7d_pad_i2c4_sda__csi_mclk: MX7D_PAD_I2C4_SDA__CSI_MCLK {
1894 /omit-if-no-ref/ mx7d_pad_i2c4_sda__usb_otg2_id: MX7D_PAD_I2C4_SDA__USB_OTG2_ID {
1897 /omit-if-no-ref/ mx7d_pad_i2c4_sda__gpio4_io15: MX7D_PAD_I2C4_SDA__GPIO4_IO15 {
1900 /omit-if-no-ref/ mx7d_pad_i2c4_sda__epdc_vcom1: MX7D_PAD_I2C4_SDA__EPDC_VCOM1 {
1903 /omit-if-no-ref/ mx7d_pad_ecspi1_sclk__ecspi1_sclk: MX7D_PAD_ECSPI1_SCLK__ECSPI1_SCLK {
1906 /omit-if-no-ref/ mx7d_pad_ecspi1_sclk__uart6_dce_rx: MX7D_PAD_ECSPI1_SCLK__UART6_DCE_RX {
1909 /omit-if-no-ref/ mx7d_pad_ecspi1_sclk__uart6_dte_tx: MX7D_PAD_ECSPI1_SCLK__UART6_DTE_TX {
1912 /omit-if-no-ref/ mx7d_pad_ecspi1_sclk__sd2_data4: MX7D_PAD_ECSPI1_SCLK__SD2_DATA4 {
1915 /omit-if-no-ref/ mx7d_pad_ecspi1_sclk__csi_data2: MX7D_PAD_ECSPI1_SCLK__CSI_DATA2 {
1918 /omit-if-no-ref/ mx7d_pad_ecspi1_sclk__gpio4_io16: MX7D_PAD_ECSPI1_SCLK__GPIO4_IO16 {
1921 /omit-if-no-ref/ mx7d_pad_ecspi1_sclk__epdc_pwr_com: MX7D_PAD_ECSPI1_SCLK__EPDC_PWR_COM {
1924 /omit-if-no-ref/ mx7d_pad_ecspi1_mosi__ecspi1_mosi: MX7D_PAD_ECSPI1_MOSI__ECSPI1_MOSI {
1927 /omit-if-no-ref/ mx7d_pad_ecspi1_mosi__uart6_dce_tx: MX7D_PAD_ECSPI1_MOSI__UART6_DCE_TX {
1930 /omit-if-no-ref/ mx7d_pad_ecspi1_mosi__uart6_dte_rx: MX7D_PAD_ECSPI1_MOSI__UART6_DTE_RX {
1933 /omit-if-no-ref/ mx7d_pad_ecspi1_mosi__sd2_data5: MX7D_PAD_ECSPI1_MOSI__SD2_DATA5 {
1936 /omit-if-no-ref/ mx7d_pad_ecspi1_mosi__csi_data3: MX7D_PAD_ECSPI1_MOSI__CSI_DATA3 {
1939 /omit-if-no-ref/ mx7d_pad_ecspi1_mosi__gpio4_io17: MX7D_PAD_ECSPI1_MOSI__GPIO4_IO17 {
1942 /omit-if-no-ref/ mx7d_pad_ecspi1_mosi__epdc_pwr_stat: MX7D_PAD_ECSPI1_MOSI__EPDC_PWR_STAT {
1945 /omit-if-no-ref/ mx7d_pad_ecspi1_miso__ecspi1_miso: MX7D_PAD_ECSPI1_MISO__ECSPI1_MISO {
1948 /omit-if-no-ref/ mx7d_pad_ecspi1_miso__uart6_dce_rts: MX7D_PAD_ECSPI1_MISO__UART6_DCE_RTS {
1951 /omit-if-no-ref/ mx7d_pad_ecspi1_miso__uart6_dte_cts: MX7D_PAD_ECSPI1_MISO__UART6_DTE_CTS {
1954 /omit-if-no-ref/ mx7d_pad_ecspi1_miso__sd2_data6: MX7D_PAD_ECSPI1_MISO__SD2_DATA6 {
1957 /omit-if-no-ref/ mx7d_pad_ecspi1_miso__csi_data4: MX7D_PAD_ECSPI1_MISO__CSI_DATA4 {
1960 /omit-if-no-ref/ mx7d_pad_ecspi1_miso__gpio4_io18: MX7D_PAD_ECSPI1_MISO__GPIO4_IO18 {
1963 /omit-if-no-ref/ mx7d_pad_ecspi1_miso__epdc_pwr_irq: MX7D_PAD_ECSPI1_MISO__EPDC_PWR_IRQ {
1966 /omit-if-no-ref/ mx7d_pad_ecspi1_ss0__ecspi1_ss0: MX7D_PAD_ECSPI1_SS0__ECSPI1_SS0 {
1969 /omit-if-no-ref/ mx7d_pad_ecspi1_ss0__uart6_dce_cts: MX7D_PAD_ECSPI1_SS0__UART6_DCE_CTS {
1972 /omit-if-no-ref/ mx7d_pad_ecspi1_ss0__uart6_dte_rts: MX7D_PAD_ECSPI1_SS0__UART6_DTE_RTS {
1975 /omit-if-no-ref/ mx7d_pad_ecspi1_ss0__sd2_data7: MX7D_PAD_ECSPI1_SS0__SD2_DATA7 {
1978 /omit-if-no-ref/ mx7d_pad_ecspi1_ss0__csi_data5: MX7D_PAD_ECSPI1_SS0__CSI_DATA5 {
1981 /omit-if-no-ref/ mx7d_pad_ecspi1_ss0__gpio4_io19: MX7D_PAD_ECSPI1_SS0__GPIO4_IO19 {
1984 /omit-if-no-ref/ mx7d_pad_ecspi1_ss0__epdc_pwr_ctrl3: MX7D_PAD_ECSPI1_SS0__EPDC_PWR_CTRL3 {
1987 /omit-if-no-ref/ mx7d_pad_ecspi2_sclk__ecspi2_sclk: MX7D_PAD_ECSPI2_SCLK__ECSPI2_SCLK {
1990 /omit-if-no-ref/ mx7d_pad_ecspi2_sclk__uart7_dce_rx: MX7D_PAD_ECSPI2_SCLK__UART7_DCE_RX {
1993 /omit-if-no-ref/ mx7d_pad_ecspi2_sclk__uart7_dte_tx: MX7D_PAD_ECSPI2_SCLK__UART7_DTE_TX {
1996 /omit-if-no-ref/ mx7d_pad_ecspi2_sclk__sd1_data4: MX7D_PAD_ECSPI2_SCLK__SD1_DATA4 {
1999 /omit-if-no-ref/ mx7d_pad_ecspi2_sclk__csi_data6: MX7D_PAD_ECSPI2_SCLK__CSI_DATA6 {
2002 /omit-if-no-ref/ mx7d_pad_ecspi2_sclk__lcd_data13: MX7D_PAD_ECSPI2_SCLK__LCD_DATA13 {
2005 /omit-if-no-ref/ mx7d_pad_ecspi2_sclk__gpio4_io20: MX7D_PAD_ECSPI2_SCLK__GPIO4_IO20 {
2008 /omit-if-no-ref/ mx7d_pad_ecspi2_sclk__epdc_pwr_ctrl0: MX7D_PAD_ECSPI2_SCLK__EPDC_PWR_CTRL0 {
2011 /omit-if-no-ref/ mx7d_pad_ecspi2_mosi__ecspi2_mosi: MX7D_PAD_ECSPI2_MOSI__ECSPI2_MOSI {
2014 /omit-if-no-ref/ mx7d_pad_ecspi2_mosi__uart7_dce_tx: MX7D_PAD_ECSPI2_MOSI__UART7_DCE_TX {
2017 /omit-if-no-ref/ mx7d_pad_ecspi2_mosi__uart7_dte_rx: MX7D_PAD_ECSPI2_MOSI__UART7_DTE_RX {
2020 /omit-if-no-ref/ mx7d_pad_ecspi2_mosi__sd1_data5: MX7D_PAD_ECSPI2_MOSI__SD1_DATA5 {
2023 /omit-if-no-ref/ mx7d_pad_ecspi2_mosi__csi_data7: MX7D_PAD_ECSPI2_MOSI__CSI_DATA7 {
2026 /omit-if-no-ref/ mx7d_pad_ecspi2_mosi__lcd_data14: MX7D_PAD_ECSPI2_MOSI__LCD_DATA14 {
2029 /omit-if-no-ref/ mx7d_pad_ecspi2_mosi__gpio4_io21: MX7D_PAD_ECSPI2_MOSI__GPIO4_IO21 {
2032 /omit-if-no-ref/ mx7d_pad_ecspi2_mosi__epdc_pwr_ctrl1: MX7D_PAD_ECSPI2_MOSI__EPDC_PWR_CTRL1 {
2035 /omit-if-no-ref/ mx7d_pad_ecspi2_miso__gpio4_io22: MX7D_PAD_ECSPI2_MISO__GPIO4_IO22 {
2038 /omit-if-no-ref/ mx7d_pad_ecspi2_miso__epdc_pwr_ctrl2: MX7D_PAD_ECSPI2_MISO__EPDC_PWR_CTRL2 {
2041 /omit-if-no-ref/ mx7d_pad_ecspi2_miso__ecspi2_miso: MX7D_PAD_ECSPI2_MISO__ECSPI2_MISO {
2044 /omit-if-no-ref/ mx7d_pad_ecspi2_miso__uart7_dce_rts: MX7D_PAD_ECSPI2_MISO__UART7_DCE_RTS {
2047 /omit-if-no-ref/ mx7d_pad_ecspi2_miso__uart7_dte_cts: MX7D_PAD_ECSPI2_MISO__UART7_DTE_CTS {
2050 /omit-if-no-ref/ mx7d_pad_ecspi2_miso__sd1_data6: MX7D_PAD_ECSPI2_MISO__SD1_DATA6 {
2053 /omit-if-no-ref/ mx7d_pad_ecspi2_miso__csi_data8: MX7D_PAD_ECSPI2_MISO__CSI_DATA8 {
2056 /omit-if-no-ref/ mx7d_pad_ecspi2_miso__lcd_data15: MX7D_PAD_ECSPI2_MISO__LCD_DATA15 {
2059 /omit-if-no-ref/ mx7d_pad_ecspi2_ss0__ecspi2_ss0: MX7D_PAD_ECSPI2_SS0__ECSPI2_SS0 {
2062 /omit-if-no-ref/ mx7d_pad_ecspi2_ss0__uart7_dce_cts: MX7D_PAD_ECSPI2_SS0__UART7_DCE_CTS {
2065 /omit-if-no-ref/ mx7d_pad_ecspi2_ss0__uart7_dte_rts: MX7D_PAD_ECSPI2_SS0__UART7_DTE_RTS {
2068 /omit-if-no-ref/ mx7d_pad_ecspi2_ss0__sd1_data7: MX7D_PAD_ECSPI2_SS0__SD1_DATA7 {
2071 /omit-if-no-ref/ mx7d_pad_ecspi2_ss0__csi_data9: MX7D_PAD_ECSPI2_SS0__CSI_DATA9 {
2074 /omit-if-no-ref/ mx7d_pad_ecspi2_ss0__lcd_reset: MX7D_PAD_ECSPI2_SS0__LCD_RESET {
2077 /omit-if-no-ref/ mx7d_pad_ecspi2_ss0__gpio4_io23: MX7D_PAD_ECSPI2_SS0__GPIO4_IO23 {
2080 /omit-if-no-ref/ mx7d_pad_ecspi2_ss0__epdc_pwr_wake: MX7D_PAD_ECSPI2_SS0__EPDC_PWR_WAKE {
2083 /omit-if-no-ref/ mx7d_pad_sd1_cd_b__sd1_cd_b: MX7D_PAD_SD1_CD_B__SD1_CD_B {
2086 /omit-if-no-ref/ mx7d_pad_sd1_cd_b__uart6_dce_rx: MX7D_PAD_SD1_CD_B__UART6_DCE_RX {
2089 /omit-if-no-ref/ mx7d_pad_sd1_cd_b__uart6_dte_tx: MX7D_PAD_SD1_CD_B__UART6_DTE_TX {
2092 /omit-if-no-ref/ mx7d_pad_sd1_cd_b__ecspi4_miso: MX7D_PAD_SD1_CD_B__ECSPI4_MISO {
2095 /omit-if-no-ref/ mx7d_pad_sd1_cd_b__flextimer1_ch0: MX7D_PAD_SD1_CD_B__FLEXTIMER1_CH0 {
2098 /omit-if-no-ref/ mx7d_pad_sd1_cd_b__gpio5_io0: MX7D_PAD_SD1_CD_B__GPIO5_IO0 {
2101 /omit-if-no-ref/ mx7d_pad_sd1_cd_b__ccm_clko1: MX7D_PAD_SD1_CD_B__CCM_CLKO1 {
2104 /omit-if-no-ref/ mx7d_pad_sd1_wp__sd1_wp: MX7D_PAD_SD1_WP__SD1_WP {
2107 /omit-if-no-ref/ mx7d_pad_sd1_wp__uart6_dce_tx: MX7D_PAD_SD1_WP__UART6_DCE_TX {
2110 /omit-if-no-ref/ mx7d_pad_sd1_wp__uart6_dte_rx: MX7D_PAD_SD1_WP__UART6_DTE_RX {
2113 /omit-if-no-ref/ mx7d_pad_sd1_wp__ecspi4_mosi: MX7D_PAD_SD1_WP__ECSPI4_MOSI {
2116 /omit-if-no-ref/ mx7d_pad_sd1_wp__flextimer1_ch1: MX7D_PAD_SD1_WP__FLEXTIMER1_CH1 {
2119 /omit-if-no-ref/ mx7d_pad_sd1_wp__gpio5_io1: MX7D_PAD_SD1_WP__GPIO5_IO1 {
2122 /omit-if-no-ref/ mx7d_pad_sd1_wp__ccm_clko2: MX7D_PAD_SD1_WP__CCM_CLKO2 {
2125 /omit-if-no-ref/ mx7d_pad_sd1_reset_b__sd1_reset_b: MX7D_PAD_SD1_RESET_B__SD1_RESET_B {
2128 /omit-if-no-ref/ mx7d_pad_sd1_reset_b__sai3_mclk: MX7D_PAD_SD1_RESET_B__SAI3_MCLK {
2131 /omit-if-no-ref/ mx7d_pad_sd1_reset_b__uart6_dce_rts: MX7D_PAD_SD1_RESET_B__UART6_DCE_RTS {
2134 /omit-if-no-ref/ mx7d_pad_sd1_reset_b__uart6_dte_cts: MX7D_PAD_SD1_RESET_B__UART6_DTE_CTS {
2137 /omit-if-no-ref/ mx7d_pad_sd1_reset_b__ecspi4_sclk: MX7D_PAD_SD1_RESET_B__ECSPI4_SCLK {
2140 /omit-if-no-ref/ mx7d_pad_sd1_reset_b__flextimer1_ch2: MX7D_PAD_SD1_RESET_B__FLEXTIMER1_CH2 {
2143 /omit-if-no-ref/ mx7d_pad_sd1_reset_b__gpio5_io2: MX7D_PAD_SD1_RESET_B__GPIO5_IO2 {
2146 /omit-if-no-ref/ mx7d_pad_sd1_clk__sd1_clk: MX7D_PAD_SD1_CLK__SD1_CLK {
2149 /omit-if-no-ref/ mx7d_pad_sd1_clk__sai3_rx_sync: MX7D_PAD_SD1_CLK__SAI3_RX_SYNC {
2152 /omit-if-no-ref/ mx7d_pad_sd1_clk__uart6_dce_cts: MX7D_PAD_SD1_CLK__UART6_DCE_CTS {
2155 /omit-if-no-ref/ mx7d_pad_sd1_clk__uart6_dte_rts: MX7D_PAD_SD1_CLK__UART6_DTE_RTS {
2158 /omit-if-no-ref/ mx7d_pad_sd1_clk__ecspi4_ss0: MX7D_PAD_SD1_CLK__ECSPI4_SS0 {
2161 /omit-if-no-ref/ mx7d_pad_sd1_clk__flextimer1_ch3: MX7D_PAD_SD1_CLK__FLEXTIMER1_CH3 {
2164 /omit-if-no-ref/ mx7d_pad_sd1_clk__gpio5_io3: MX7D_PAD_SD1_CLK__GPIO5_IO3 {
2167 /omit-if-no-ref/ mx7d_pad_sd1_cmd__sd1_cmd: MX7D_PAD_SD1_CMD__SD1_CMD {
2170 /omit-if-no-ref/ mx7d_pad_sd1_cmd__sai3_rx_bclk: MX7D_PAD_SD1_CMD__SAI3_RX_BCLK {
2173 /omit-if-no-ref/ mx7d_pad_sd1_cmd__ecspi4_ss1: MX7D_PAD_SD1_CMD__ECSPI4_SS1 {
2176 /omit-if-no-ref/ mx7d_pad_sd1_cmd__flextimer2_ch0: MX7D_PAD_SD1_CMD__FLEXTIMER2_CH0 {
2179 /omit-if-no-ref/ mx7d_pad_sd1_cmd__gpio5_io4: MX7D_PAD_SD1_CMD__GPIO5_IO4 {
2182 /omit-if-no-ref/ mx7d_pad_sd1_data0__sd1_data0: MX7D_PAD_SD1_DATA0__SD1_DATA0 {
2185 /omit-if-no-ref/ mx7d_pad_sd1_data0__sai3_rx_data0: MX7D_PAD_SD1_DATA0__SAI3_RX_DATA0 {
2188 /omit-if-no-ref/ mx7d_pad_sd1_data0__uart7_dce_rx: MX7D_PAD_SD1_DATA0__UART7_DCE_RX {
2191 /omit-if-no-ref/ mx7d_pad_sd1_data0__uart7_dte_tx: MX7D_PAD_SD1_DATA0__UART7_DTE_TX {
2194 /omit-if-no-ref/ mx7d_pad_sd1_data0__ecspi4_ss2: MX7D_PAD_SD1_DATA0__ECSPI4_SS2 {
2197 /omit-if-no-ref/ mx7d_pad_sd1_data0__flextimer2_ch1: MX7D_PAD_SD1_DATA0__FLEXTIMER2_CH1 {
2200 /omit-if-no-ref/ mx7d_pad_sd1_data0__gpio5_io5: MX7D_PAD_SD1_DATA0__GPIO5_IO5 {
2203 /omit-if-no-ref/ mx7d_pad_sd1_data0__ccm_ext_clk1: MX7D_PAD_SD1_DATA0__CCM_EXT_CLK1 {
2206 /omit-if-no-ref/ mx7d_pad_sd1_data1__sd1_data1: MX7D_PAD_SD1_DATA1__SD1_DATA1 {
2209 /omit-if-no-ref/ mx7d_pad_sd1_data1__sai3_tx_bclk: MX7D_PAD_SD1_DATA1__SAI3_TX_BCLK {
2212 /omit-if-no-ref/ mx7d_pad_sd1_data1__uart7_dce_tx: MX7D_PAD_SD1_DATA1__UART7_DCE_TX {
2215 /omit-if-no-ref/ mx7d_pad_sd1_data1__uart7_dte_rx: MX7D_PAD_SD1_DATA1__UART7_DTE_RX {
2218 /omit-if-no-ref/ mx7d_pad_sd1_data1__ecspi4_ss3: MX7D_PAD_SD1_DATA1__ECSPI4_SS3 {
2221 /omit-if-no-ref/ mx7d_pad_sd1_data1__flextimer2_ch2: MX7D_PAD_SD1_DATA1__FLEXTIMER2_CH2 {
2224 /omit-if-no-ref/ mx7d_pad_sd1_data1__gpio5_io6: MX7D_PAD_SD1_DATA1__GPIO5_IO6 {
2227 /omit-if-no-ref/ mx7d_pad_sd1_data1__ccm_ext_clk2: MX7D_PAD_SD1_DATA1__CCM_EXT_CLK2 {
2230 /omit-if-no-ref/ mx7d_pad_sd1_data2__sd1_data2: MX7D_PAD_SD1_DATA2__SD1_DATA2 {
2233 /omit-if-no-ref/ mx7d_pad_sd1_data2__sai3_tx_sync: MX7D_PAD_SD1_DATA2__SAI3_TX_SYNC {
2236 /omit-if-no-ref/ mx7d_pad_sd1_data2__uart7_dce_cts: MX7D_PAD_SD1_DATA2__UART7_DCE_CTS {
2239 /omit-if-no-ref/ mx7d_pad_sd1_data2__uart7_dte_rts: MX7D_PAD_SD1_DATA2__UART7_DTE_RTS {
2242 /omit-if-no-ref/ mx7d_pad_sd1_data2__ecspi4_rdy: MX7D_PAD_SD1_DATA2__ECSPI4_RDY {
2245 /omit-if-no-ref/ mx7d_pad_sd1_data2__flextimer2_ch3: MX7D_PAD_SD1_DATA2__FLEXTIMER2_CH3 {
2248 /omit-if-no-ref/ mx7d_pad_sd1_data2__gpio5_io7: MX7D_PAD_SD1_DATA2__GPIO5_IO7 {
2251 /omit-if-no-ref/ mx7d_pad_sd1_data2__ccm_ext_clk3: MX7D_PAD_SD1_DATA2__CCM_EXT_CLK3 {
2254 /omit-if-no-ref/ mx7d_pad_sd1_data3__sd1_data3: MX7D_PAD_SD1_DATA3__SD1_DATA3 {
2257 /omit-if-no-ref/ mx7d_pad_sd1_data3__sai3_tx_data0: MX7D_PAD_SD1_DATA3__SAI3_TX_DATA0 {
2260 /omit-if-no-ref/ mx7d_pad_sd1_data3__uart7_dce_rts: MX7D_PAD_SD1_DATA3__UART7_DCE_RTS {
2263 /omit-if-no-ref/ mx7d_pad_sd1_data3__uart7_dte_cts: MX7D_PAD_SD1_DATA3__UART7_DTE_CTS {
2266 /omit-if-no-ref/ mx7d_pad_sd1_data3__ecspi3_ss1: MX7D_PAD_SD1_DATA3__ECSPI3_SS1 {
2269 /omit-if-no-ref/ mx7d_pad_sd1_data3__flextimer1_pha: MX7D_PAD_SD1_DATA3__FLEXTIMER1_PHA {
2272 /omit-if-no-ref/ mx7d_pad_sd1_data3__gpio5_io8: MX7D_PAD_SD1_DATA3__GPIO5_IO8 {
2275 /omit-if-no-ref/ mx7d_pad_sd1_data3__ccm_ext_clk4: MX7D_PAD_SD1_DATA3__CCM_EXT_CLK4 {
2278 /omit-if-no-ref/ mx7d_pad_sd2_cd_b__sd2_cd_b: MX7D_PAD_SD2_CD_B__SD2_CD_B {
2281 /omit-if-no-ref/ mx7d_pad_sd2_cd_b__enet1_mdio: MX7D_PAD_SD2_CD_B__ENET1_MDIO {
2284 /omit-if-no-ref/ mx7d_pad_sd2_cd_b__enet2_mdio: MX7D_PAD_SD2_CD_B__ENET2_MDIO {
2287 /omit-if-no-ref/ mx7d_pad_sd2_cd_b__ecspi3_ss2: MX7D_PAD_SD2_CD_B__ECSPI3_SS2 {
2290 /omit-if-no-ref/ mx7d_pad_sd2_cd_b__flextimer1_phb: MX7D_PAD_SD2_CD_B__FLEXTIMER1_PHB {
2293 /omit-if-no-ref/ mx7d_pad_sd2_cd_b__gpio5_io9: MX7D_PAD_SD2_CD_B__GPIO5_IO9 {
2296 /omit-if-no-ref/ mx7d_pad_sd2_cd_b__sdma_ext_event0: MX7D_PAD_SD2_CD_B__SDMA_EXT_EVENT0 {
2299 /omit-if-no-ref/ mx7d_pad_sd2_wp__sd2_wp: MX7D_PAD_SD2_WP__SD2_WP {
2302 /omit-if-no-ref/ mx7d_pad_sd2_wp__enet1_mdc: MX7D_PAD_SD2_WP__ENET1_MDC {
2305 /omit-if-no-ref/ mx7d_pad_sd2_wp__enet2_mdc: MX7D_PAD_SD2_WP__ENET2_MDC {
2308 /omit-if-no-ref/ mx7d_pad_sd2_wp__ecspi3_ss3: MX7D_PAD_SD2_WP__ECSPI3_SS3 {
2311 /omit-if-no-ref/ mx7d_pad_sd2_wp__usb_otg1_id: MX7D_PAD_SD2_WP__USB_OTG1_ID {
2314 /omit-if-no-ref/ mx7d_pad_sd2_wp__gpio5_io10: MX7D_PAD_SD2_WP__GPIO5_IO10 {
2317 /omit-if-no-ref/ mx7d_pad_sd2_wp__sdma_ext_event1: MX7D_PAD_SD2_WP__SDMA_EXT_EVENT1 {
2320 /omit-if-no-ref/ mx7d_pad_sd2_reset_b__sd2_reset_b: MX7D_PAD_SD2_RESET_B__SD2_RESET_B {
2323 /omit-if-no-ref/ mx7d_pad_sd2_reset_b__sai2_mclk: MX7D_PAD_SD2_RESET_B__SAI2_MCLK {
2326 /omit-if-no-ref/ mx7d_pad_sd2_reset_b__sd2_reset: MX7D_PAD_SD2_RESET_B__SD2_RESET {
2329 /omit-if-no-ref/ mx7d_pad_sd2_reset_b__ecspi3_rdy: MX7D_PAD_SD2_RESET_B__ECSPI3_RDY {
2332 /omit-if-no-ref/ mx7d_pad_sd2_reset_b__usb_otg2_id: MX7D_PAD_SD2_RESET_B__USB_OTG2_ID {
2335 /omit-if-no-ref/ mx7d_pad_sd2_reset_b__gpio5_io11: MX7D_PAD_SD2_RESET_B__GPIO5_IO11 {
2338 /omit-if-no-ref/ mx7d_pad_sd2_clk__sd2_clk: MX7D_PAD_SD2_CLK__SD2_CLK {
2341 /omit-if-no-ref/ mx7d_pad_sd2_clk__sai2_rx_sync: MX7D_PAD_SD2_CLK__SAI2_RX_SYNC {
2344 /omit-if-no-ref/ mx7d_pad_sd2_clk__mqs_right: MX7D_PAD_SD2_CLK__MQS_RIGHT {
2347 /omit-if-no-ref/ mx7d_pad_sd2_clk__gpt4_clk: MX7D_PAD_SD2_CLK__GPT4_CLK {
2350 /omit-if-no-ref/ mx7d_pad_sd2_clk__gpio5_io12: MX7D_PAD_SD2_CLK__GPIO5_IO12 {
2353 /omit-if-no-ref/ mx7d_pad_sd2_cmd__sd2_cmd: MX7D_PAD_SD2_CMD__SD2_CMD {
2356 /omit-if-no-ref/ mx7d_pad_sd2_cmd__sai2_rx_bclk: MX7D_PAD_SD2_CMD__SAI2_RX_BCLK {
2359 /omit-if-no-ref/ mx7d_pad_sd2_cmd__mqs_left: MX7D_PAD_SD2_CMD__MQS_LEFT {
2362 /omit-if-no-ref/ mx7d_pad_sd2_cmd__gpt4_capture1: MX7D_PAD_SD2_CMD__GPT4_CAPTURE1 {
2365 /omit-if-no-ref/ mx7d_pad_sd2_cmd__sim2_port1_trxd: MX7D_PAD_SD2_CMD__SIM2_PORT1_TRXD {
2368 /omit-if-no-ref/ mx7d_pad_sd2_cmd__gpio5_io13: MX7D_PAD_SD2_CMD__GPIO5_IO13 {
2371 /omit-if-no-ref/ mx7d_pad_sd2_data0__sd2_data0: MX7D_PAD_SD2_DATA0__SD2_DATA0 {
2374 /omit-if-no-ref/ mx7d_pad_sd2_data0__sai2_rx_data0: MX7D_PAD_SD2_DATA0__SAI2_RX_DATA0 {
2377 /omit-if-no-ref/ mx7d_pad_sd2_data0__uart4_dce_rx: MX7D_PAD_SD2_DATA0__UART4_DCE_RX {
2380 /omit-if-no-ref/ mx7d_pad_sd2_data0__uart4_dte_tx: MX7D_PAD_SD2_DATA0__UART4_DTE_TX {
2383 /omit-if-no-ref/ mx7d_pad_sd2_data0__gpt4_capture2: MX7D_PAD_SD2_DATA0__GPT4_CAPTURE2 {
2386 /omit-if-no-ref/ mx7d_pad_sd2_data0__sim2_port1_clk: MX7D_PAD_SD2_DATA0__SIM2_PORT1_CLK {
2389 /omit-if-no-ref/ mx7d_pad_sd2_data0__gpio5_io14: MX7D_PAD_SD2_DATA0__GPIO5_IO14 {
2392 /omit-if-no-ref/ mx7d_pad_sd2_data1__sd2_data1: MX7D_PAD_SD2_DATA1__SD2_DATA1 {
2395 /omit-if-no-ref/ mx7d_pad_sd2_data1__sai2_tx_bclk: MX7D_PAD_SD2_DATA1__SAI2_TX_BCLK {
2398 /omit-if-no-ref/ mx7d_pad_sd2_data1__uart4_dce_tx: MX7D_PAD_SD2_DATA1__UART4_DCE_TX {
2401 /omit-if-no-ref/ mx7d_pad_sd2_data1__uart4_dte_rx: MX7D_PAD_SD2_DATA1__UART4_DTE_RX {
2404 /omit-if-no-ref/ mx7d_pad_sd2_data1__gpt4_compare1: MX7D_PAD_SD2_DATA1__GPT4_COMPARE1 {
2407 /omit-if-no-ref/ mx7d_pad_sd2_data1__sim2_port1_rst_b: MX7D_PAD_SD2_DATA1__SIM2_PORT1_RST_B {
2410 /omit-if-no-ref/ mx7d_pad_sd2_data1__gpio5_io15: MX7D_PAD_SD2_DATA1__GPIO5_IO15 {
2413 /omit-if-no-ref/ mx7d_pad_sd2_data2__sd2_data2: MX7D_PAD_SD2_DATA2__SD2_DATA2 {
2416 /omit-if-no-ref/ mx7d_pad_sd2_data2__sai2_tx_sync: MX7D_PAD_SD2_DATA2__SAI2_TX_SYNC {
2419 /omit-if-no-ref/ mx7d_pad_sd2_data2__uart4_dce_cts: MX7D_PAD_SD2_DATA2__UART4_DCE_CTS {
2422 /omit-if-no-ref/ mx7d_pad_sd2_data2__uart4_dte_rts: MX7D_PAD_SD2_DATA2__UART4_DTE_RTS {
2425 /omit-if-no-ref/ mx7d_pad_sd2_data2__gpt4_compare2: MX7D_PAD_SD2_DATA2__GPT4_COMPARE2 {
2428 /omit-if-no-ref/ mx7d_pad_sd2_data2__sim2_port1_sven: MX7D_PAD_SD2_DATA2__SIM2_PORT1_SVEN {
2431 /omit-if-no-ref/ mx7d_pad_sd2_data2__gpio5_io16: MX7D_PAD_SD2_DATA2__GPIO5_IO16 {
2434 /omit-if-no-ref/ mx7d_pad_sd2_data3__sd2_data3: MX7D_PAD_SD2_DATA3__SD2_DATA3 {
2437 /omit-if-no-ref/ mx7d_pad_sd2_data3__sai2_tx_data0: MX7D_PAD_SD2_DATA3__SAI2_TX_DATA0 {
2440 /omit-if-no-ref/ mx7d_pad_sd2_data3__uart4_dce_rts: MX7D_PAD_SD2_DATA3__UART4_DCE_RTS {
2443 /omit-if-no-ref/ mx7d_pad_sd2_data3__uart4_dte_cts: MX7D_PAD_SD2_DATA3__UART4_DTE_CTS {
2446 /omit-if-no-ref/ mx7d_pad_sd2_data3__gpt4_compare3: MX7D_PAD_SD2_DATA3__GPT4_COMPARE3 {
2449 /omit-if-no-ref/ mx7d_pad_sd2_data3__sim2_port1_pd: MX7D_PAD_SD2_DATA3__SIM2_PORT1_PD {
2452 /omit-if-no-ref/ mx7d_pad_sd2_data3__gpio5_io17: MX7D_PAD_SD2_DATA3__GPIO5_IO17 {
2455 /omit-if-no-ref/ mx7d_pad_sd3_clk__sd3_clk: MX7D_PAD_SD3_CLK__SD3_CLK {
2458 /omit-if-no-ref/ mx7d_pad_sd3_clk__nand_cle: MX7D_PAD_SD3_CLK__NAND_CLE {
2461 /omit-if-no-ref/ mx7d_pad_sd3_clk__ecspi4_miso: MX7D_PAD_SD3_CLK__ECSPI4_MISO {
2464 /omit-if-no-ref/ mx7d_pad_sd3_clk__sai3_rx_sync: MX7D_PAD_SD3_CLK__SAI3_RX_SYNC {
2467 /omit-if-no-ref/ mx7d_pad_sd3_clk__gpt3_clk: MX7D_PAD_SD3_CLK__GPT3_CLK {
2470 /omit-if-no-ref/ mx7d_pad_sd3_clk__gpio6_io0: MX7D_PAD_SD3_CLK__GPIO6_IO0 {
2473 /omit-if-no-ref/ mx7d_pad_sd3_cmd__sd3_cmd: MX7D_PAD_SD3_CMD__SD3_CMD {
2476 /omit-if-no-ref/ mx7d_pad_sd3_cmd__nand_ale: MX7D_PAD_SD3_CMD__NAND_ALE {
2479 /omit-if-no-ref/ mx7d_pad_sd3_cmd__ecspi4_mosi: MX7D_PAD_SD3_CMD__ECSPI4_MOSI {
2482 /omit-if-no-ref/ mx7d_pad_sd3_cmd__sai3_rx_bclk: MX7D_PAD_SD3_CMD__SAI3_RX_BCLK {
2485 /omit-if-no-ref/ mx7d_pad_sd3_cmd__gpt3_capture1: MX7D_PAD_SD3_CMD__GPT3_CAPTURE1 {
2488 /omit-if-no-ref/ mx7d_pad_sd3_cmd__gpio6_io1: MX7D_PAD_SD3_CMD__GPIO6_IO1 {
2491 /omit-if-no-ref/ mx7d_pad_sd3_data0__sd3_data0: MX7D_PAD_SD3_DATA0__SD3_DATA0 {
2494 /omit-if-no-ref/ mx7d_pad_sd3_data0__nand_data00: MX7D_PAD_SD3_DATA0__NAND_DATA00 {
2497 /omit-if-no-ref/ mx7d_pad_sd3_data0__ecspi4_ss0: MX7D_PAD_SD3_DATA0__ECSPI4_SS0 {
2500 /omit-if-no-ref/ mx7d_pad_sd3_data0__sai3_rx_data0: MX7D_PAD_SD3_DATA0__SAI3_RX_DATA0 {
2503 /omit-if-no-ref/ mx7d_pad_sd3_data0__gpt3_capture2: MX7D_PAD_SD3_DATA0__GPT3_CAPTURE2 {
2506 /omit-if-no-ref/ mx7d_pad_sd3_data0__gpio6_io2: MX7D_PAD_SD3_DATA0__GPIO6_IO2 {
2509 /omit-if-no-ref/ mx7d_pad_sd3_data1__sd3_data1: MX7D_PAD_SD3_DATA1__SD3_DATA1 {
2512 /omit-if-no-ref/ mx7d_pad_sd3_data1__nand_data01: MX7D_PAD_SD3_DATA1__NAND_DATA01 {
2515 /omit-if-no-ref/ mx7d_pad_sd3_data1__ecspi4_sclk: MX7D_PAD_SD3_DATA1__ECSPI4_SCLK {
2518 /omit-if-no-ref/ mx7d_pad_sd3_data1__sai3_tx_bclk: MX7D_PAD_SD3_DATA1__SAI3_TX_BCLK {
2521 /omit-if-no-ref/ mx7d_pad_sd3_data1__gpt3_compare1: MX7D_PAD_SD3_DATA1__GPT3_COMPARE1 {
2524 /omit-if-no-ref/ mx7d_pad_sd3_data1__gpio6_io3: MX7D_PAD_SD3_DATA1__GPIO6_IO3 {
2527 /omit-if-no-ref/ mx7d_pad_sd3_data2__sd3_data2: MX7D_PAD_SD3_DATA2__SD3_DATA2 {
2530 /omit-if-no-ref/ mx7d_pad_sd3_data2__nand_data02: MX7D_PAD_SD3_DATA2__NAND_DATA02 {
2533 /omit-if-no-ref/ mx7d_pad_sd3_data2__i2c3_sda: MX7D_PAD_SD3_DATA2__I2C3_SDA {
2536 /omit-if-no-ref/ mx7d_pad_sd3_data2__sai3_tx_sync: MX7D_PAD_SD3_DATA2__SAI3_TX_SYNC {
2539 /omit-if-no-ref/ mx7d_pad_sd3_data2__gpt3_compare2: MX7D_PAD_SD3_DATA2__GPT3_COMPARE2 {
2542 /omit-if-no-ref/ mx7d_pad_sd3_data2__gpio6_io4: MX7D_PAD_SD3_DATA2__GPIO6_IO4 {
2545 /omit-if-no-ref/ mx7d_pad_sd3_data3__sd3_data3: MX7D_PAD_SD3_DATA3__SD3_DATA3 {
2548 /omit-if-no-ref/ mx7d_pad_sd3_data3__nand_data03: MX7D_PAD_SD3_DATA3__NAND_DATA03 {
2551 /omit-if-no-ref/ mx7d_pad_sd3_data3__i2c3_scl: MX7D_PAD_SD3_DATA3__I2C3_SCL {
2554 /omit-if-no-ref/ mx7d_pad_sd3_data3__sai3_tx_data0: MX7D_PAD_SD3_DATA3__SAI3_TX_DATA0 {
2557 /omit-if-no-ref/ mx7d_pad_sd3_data3__gpt3_compare3: MX7D_PAD_SD3_DATA3__GPT3_COMPARE3 {
2560 /omit-if-no-ref/ mx7d_pad_sd3_data3__gpio6_io5: MX7D_PAD_SD3_DATA3__GPIO6_IO5 {
2563 /omit-if-no-ref/ mx7d_pad_sd3_data4__sd3_data4: MX7D_PAD_SD3_DATA4__SD3_DATA4 {
2566 /omit-if-no-ref/ mx7d_pad_sd3_data4__nand_data04: MX7D_PAD_SD3_DATA4__NAND_DATA04 {
2569 /omit-if-no-ref/ mx7d_pad_sd3_data4__uart3_dce_rx: MX7D_PAD_SD3_DATA4__UART3_DCE_RX {
2572 /omit-if-no-ref/ mx7d_pad_sd3_data4__uart3_dte_tx: MX7D_PAD_SD3_DATA4__UART3_DTE_TX {
2575 /omit-if-no-ref/ mx7d_pad_sd3_data4__flexcan2_rx: MX7D_PAD_SD3_DATA4__FLEXCAN2_RX {
2578 /omit-if-no-ref/ mx7d_pad_sd3_data4__gpio6_io6: MX7D_PAD_SD3_DATA4__GPIO6_IO6 {
2581 /omit-if-no-ref/ mx7d_pad_sd3_data5__sd3_data5: MX7D_PAD_SD3_DATA5__SD3_DATA5 {
2584 /omit-if-no-ref/ mx7d_pad_sd3_data5__nand_data05: MX7D_PAD_SD3_DATA5__NAND_DATA05 {
2587 /omit-if-no-ref/ mx7d_pad_sd3_data5__uart3_dce_tx: MX7D_PAD_SD3_DATA5__UART3_DCE_TX {
2590 /omit-if-no-ref/ mx7d_pad_sd3_data5__uart3_dte_rx: MX7D_PAD_SD3_DATA5__UART3_DTE_RX {
2593 /omit-if-no-ref/ mx7d_pad_sd3_data5__flexcan1_tx: MX7D_PAD_SD3_DATA5__FLEXCAN1_TX {
2596 /omit-if-no-ref/ mx7d_pad_sd3_data5__gpio6_io7: MX7D_PAD_SD3_DATA5__GPIO6_IO7 {
2599 /omit-if-no-ref/ mx7d_pad_sd3_data6__sd3_data6: MX7D_PAD_SD3_DATA6__SD3_DATA6 {
2602 /omit-if-no-ref/ mx7d_pad_sd3_data6__nand_data06: MX7D_PAD_SD3_DATA6__NAND_DATA06 {
2605 /omit-if-no-ref/ mx7d_pad_sd3_data6__sd3_wp: MX7D_PAD_SD3_DATA6__SD3_WP {
2608 /omit-if-no-ref/ mx7d_pad_sd3_data6__uart3_dce_rts: MX7D_PAD_SD3_DATA6__UART3_DCE_RTS {
2611 /omit-if-no-ref/ mx7d_pad_sd3_data6__uart3_dte_cts: MX7D_PAD_SD3_DATA6__UART3_DTE_CTS {
2614 /omit-if-no-ref/ mx7d_pad_sd3_data6__flexcan2_tx: MX7D_PAD_SD3_DATA6__FLEXCAN2_TX {
2617 /omit-if-no-ref/ mx7d_pad_sd3_data6__gpio6_io8: MX7D_PAD_SD3_DATA6__GPIO6_IO8 {
2620 /omit-if-no-ref/ mx7d_pad_sd3_data7__sd3_data7: MX7D_PAD_SD3_DATA7__SD3_DATA7 {
2623 /omit-if-no-ref/ mx7d_pad_sd3_data7__nand_data07: MX7D_PAD_SD3_DATA7__NAND_DATA07 {
2626 /omit-if-no-ref/ mx7d_pad_sd3_data7__sd3_cd_b: MX7D_PAD_SD3_DATA7__SD3_CD_B {
2629 /omit-if-no-ref/ mx7d_pad_sd3_data7__uart3_dce_cts: MX7D_PAD_SD3_DATA7__UART3_DCE_CTS {
2632 /omit-if-no-ref/ mx7d_pad_sd3_data7__uart3_dte_rts: MX7D_PAD_SD3_DATA7__UART3_DTE_RTS {
2635 /omit-if-no-ref/ mx7d_pad_sd3_data7__flexcan1_rx: MX7D_PAD_SD3_DATA7__FLEXCAN1_RX {
2638 /omit-if-no-ref/ mx7d_pad_sd3_data7__gpio6_io9: MX7D_PAD_SD3_DATA7__GPIO6_IO9 {
2641 /omit-if-no-ref/ mx7d_pad_sd3_strobe__sd3_strobe: MX7D_PAD_SD3_STROBE__SD3_STROBE {
2644 /omit-if-no-ref/ mx7d_pad_sd3_strobe__nand_re_b: MX7D_PAD_SD3_STROBE__NAND_RE_B {
2647 /omit-if-no-ref/ mx7d_pad_sd3_strobe__gpio6_io10: MX7D_PAD_SD3_STROBE__GPIO6_IO10 {
2650 /omit-if-no-ref/ mx7d_pad_sd3_reset_b__sd3_reset_b: MX7D_PAD_SD3_RESET_B__SD3_RESET_B {
2653 /omit-if-no-ref/ mx7d_pad_sd3_reset_b__nand_we_b: MX7D_PAD_SD3_RESET_B__NAND_WE_B {
2656 /omit-if-no-ref/ mx7d_pad_sd3_reset_b__sd3_reset: MX7D_PAD_SD3_RESET_B__SD3_RESET {
2659 /omit-if-no-ref/ mx7d_pad_sd3_reset_b__sai3_mclk: MX7D_PAD_SD3_RESET_B__SAI3_MCLK {
2662 /omit-if-no-ref/ mx7d_pad_sd3_reset_b__gpio6_io11: MX7D_PAD_SD3_RESET_B__GPIO6_IO11 {
2665 /omit-if-no-ref/ mx7d_pad_sai1_rx_data__sai1_rx_data0: MX7D_PAD_SAI1_RX_DATA__SAI1_RX_DATA0 {
2668 /omit-if-no-ref/ mx7d_pad_sai1_rx_data__nand_ce1_b: MX7D_PAD_SAI1_RX_DATA__NAND_CE1_B {
2671 /omit-if-no-ref/ mx7d_pad_sai1_rx_data__uart5_dce_rx: MX7D_PAD_SAI1_RX_DATA__UART5_DCE_RX {
2674 /omit-if-no-ref/ mx7d_pad_sai1_rx_data__uart5_dte_tx: MX7D_PAD_SAI1_RX_DATA__UART5_DTE_TX {
2677 /omit-if-no-ref/ mx7d_pad_sai1_rx_data__flexcan1_rx: MX7D_PAD_SAI1_RX_DATA__FLEXCAN1_RX {
2680 /omit-if-no-ref/ mx7d_pad_sai1_rx_data__sim1_port1_trxd: MX7D_PAD_SAI1_RX_DATA__SIM1_PORT1_TRXD {
2683 /omit-if-no-ref/ mx7d_pad_sai1_rx_data__gpio6_io12: MX7D_PAD_SAI1_RX_DATA__GPIO6_IO12 {
2686 /omit-if-no-ref/ mx7d_pad_sai1_rx_data__src_any_pu_reset: MX7D_PAD_SAI1_RX_DATA__SRC_ANY_PU_RESET {
2689 /omit-if-no-ref/ mx7d_pad_sai1_tx_bclk__sai1_tx_bclk: MX7D_PAD_SAI1_TX_BCLK__SAI1_TX_BCLK {
2692 /omit-if-no-ref/ mx7d_pad_sai1_tx_bclk__nand_ce0_b: MX7D_PAD_SAI1_TX_BCLK__NAND_CE0_B {
2695 /omit-if-no-ref/ mx7d_pad_sai1_tx_bclk__uart5_dce_tx: MX7D_PAD_SAI1_TX_BCLK__UART5_DCE_TX {
2698 /omit-if-no-ref/ mx7d_pad_sai1_tx_bclk__uart5_dte_rx: MX7D_PAD_SAI1_TX_BCLK__UART5_DTE_RX {
2701 /omit-if-no-ref/ mx7d_pad_sai1_tx_bclk__flexcan1_tx: MX7D_PAD_SAI1_TX_BCLK__FLEXCAN1_TX {
2704 /omit-if-no-ref/ mx7d_pad_sai1_tx_bclk__sim1_port1_clk: MX7D_PAD_SAI1_TX_BCLK__SIM1_PORT1_CLK {
2707 /omit-if-no-ref/ mx7d_pad_sai1_tx_bclk__gpio6_io13: MX7D_PAD_SAI1_TX_BCLK__GPIO6_IO13 {
2710 /omit-if-no-ref/ mx7d_pad_sai1_tx_bclk__src_early_reset: MX7D_PAD_SAI1_TX_BCLK__SRC_EARLY_RESET {
2713 /omit-if-no-ref/ mx7d_pad_sai1_tx_sync__sai1_tx_sync: MX7D_PAD_SAI1_TX_SYNC__SAI1_TX_SYNC {
2716 /omit-if-no-ref/ mx7d_pad_sai1_tx_sync__nand_dqs: MX7D_PAD_SAI1_TX_SYNC__NAND_DQS {
2719 /omit-if-no-ref/ mx7d_pad_sai1_tx_sync__uart5_dce_cts: MX7D_PAD_SAI1_TX_SYNC__UART5_DCE_CTS {
2722 /omit-if-no-ref/ mx7d_pad_sai1_tx_sync__uart5_dte_rts: MX7D_PAD_SAI1_TX_SYNC__UART5_DTE_RTS {
2725 /omit-if-no-ref/ mx7d_pad_sai1_tx_sync__flexcan2_rx: MX7D_PAD_SAI1_TX_SYNC__FLEXCAN2_RX {
2728 /omit-if-no-ref/ mx7d_pad_sai1_tx_sync__sim1_port1_rst_b: MX7D_PAD_SAI1_TX_SYNC__SIM1_PORT1_RST_B {
2731 /omit-if-no-ref/ mx7d_pad_sai1_tx_sync__gpio6_io14: MX7D_PAD_SAI1_TX_SYNC__GPIO6_IO14 {
2734 /omit-if-no-ref/ mx7d_pad_sai1_tx_sync__src_int_boot: MX7D_PAD_SAI1_TX_SYNC__SRC_INT_BOOT {
2737 /omit-if-no-ref/ mx7d_pad_sai1_tx_data__sai1_tx_data0: MX7D_PAD_SAI1_TX_DATA__SAI1_TX_DATA0 {
2740 /omit-if-no-ref/ mx7d_pad_sai1_tx_data__nand_ready_b: MX7D_PAD_SAI1_TX_DATA__NAND_READY_B {
2743 /omit-if-no-ref/ mx7d_pad_sai1_tx_data__uart5_dce_rts: MX7D_PAD_SAI1_TX_DATA__UART5_DCE_RTS {
2746 /omit-if-no-ref/ mx7d_pad_sai1_tx_data__uart5_dte_cts: MX7D_PAD_SAI1_TX_DATA__UART5_DTE_CTS {
2749 /omit-if-no-ref/ mx7d_pad_sai1_tx_data__flexcan2_tx: MX7D_PAD_SAI1_TX_DATA__FLEXCAN2_TX {
2752 /omit-if-no-ref/ mx7d_pad_sai1_tx_data__sim1_port1_sven: MX7D_PAD_SAI1_TX_DATA__SIM1_PORT1_SVEN {
2755 /omit-if-no-ref/ mx7d_pad_sai1_tx_data__gpio6_io15: MX7D_PAD_SAI1_TX_DATA__GPIO6_IO15 {
2758 /omit-if-no-ref/ mx7d_pad_sai1_tx_data__src_system_reset: MX7D_PAD_SAI1_TX_DATA__SRC_SYSTEM_RESET {
2761 /omit-if-no-ref/ mx7d_pad_sai1_rx_sync__sai1_rx_sync: MX7D_PAD_SAI1_RX_SYNC__SAI1_RX_SYNC {
2764 /omit-if-no-ref/ mx7d_pad_sai1_rx_sync__nand_ce2_b: MX7D_PAD_SAI1_RX_SYNC__NAND_CE2_B {
2767 /omit-if-no-ref/ mx7d_pad_sai1_rx_sync__sai2_rx_sync: MX7D_PAD_SAI1_RX_SYNC__SAI2_RX_SYNC {
2770 /omit-if-no-ref/ mx7d_pad_sai1_rx_sync__i2c4_scl: MX7D_PAD_SAI1_RX_SYNC__I2C4_SCL {
2773 /omit-if-no-ref/ mx7d_pad_sai1_rx_sync__sim1_port1_pd: MX7D_PAD_SAI1_RX_SYNC__SIM1_PORT1_PD {
2776 /omit-if-no-ref/ mx7d_pad_sai1_rx_sync__gpio6_io16: MX7D_PAD_SAI1_RX_SYNC__GPIO6_IO16 {
2779 /omit-if-no-ref/ mx7d_pad_sai1_rx_sync__mqs_right: MX7D_PAD_SAI1_RX_SYNC__MQS_RIGHT {
2782 /omit-if-no-ref/ mx7d_pad_sai1_rx_sync__src_ca7_reset_b0: MX7D_PAD_SAI1_RX_SYNC__SRC_CA7_RESET_B0 {
2785 /omit-if-no-ref/ mx7d_pad_sai1_rx_bclk__sai1_rx_bclk: MX7D_PAD_SAI1_RX_BCLK__SAI1_RX_BCLK {
2788 /omit-if-no-ref/ mx7d_pad_sai1_rx_bclk__nand_ce3_b: MX7D_PAD_SAI1_RX_BCLK__NAND_CE3_B {
2791 /omit-if-no-ref/ mx7d_pad_sai1_rx_bclk__sai2_rx_bclk: MX7D_PAD_SAI1_RX_BCLK__SAI2_RX_BCLK {
2794 /omit-if-no-ref/ mx7d_pad_sai1_rx_bclk__i2c4_sda: MX7D_PAD_SAI1_RX_BCLK__I2C4_SDA {
2797 /omit-if-no-ref/ mx7d_pad_sai1_rx_bclk__flextimer2_pha: MX7D_PAD_SAI1_RX_BCLK__FLEXTIMER2_PHA {
2800 /omit-if-no-ref/ mx7d_pad_sai1_rx_bclk__gpio6_io17: MX7D_PAD_SAI1_RX_BCLK__GPIO6_IO17 {
2803 /omit-if-no-ref/ mx7d_pad_sai1_rx_bclk__mqs_left: MX7D_PAD_SAI1_RX_BCLK__MQS_LEFT {
2806 /omit-if-no-ref/ mx7d_pad_sai1_rx_bclk__src_ca7_reset_b1: MX7D_PAD_SAI1_RX_BCLK__SRC_CA7_RESET_B1 {
2809 /omit-if-no-ref/ mx7d_pad_sai1_mclk__sai1_mclk: MX7D_PAD_SAI1_MCLK__SAI1_MCLK {
2812 /omit-if-no-ref/ mx7d_pad_sai1_mclk__nand_wp_b: MX7D_PAD_SAI1_MCLK__NAND_WP_B {
2815 /omit-if-no-ref/ mx7d_pad_sai1_mclk__sai2_mclk: MX7D_PAD_SAI1_MCLK__SAI2_MCLK {
2818 /omit-if-no-ref/ mx7d_pad_sai1_mclk__ccm_pmic_ready: MX7D_PAD_SAI1_MCLK__CCM_PMIC_READY {
2821 /omit-if-no-ref/ mx7d_pad_sai1_mclk__flextimer2_phb: MX7D_PAD_SAI1_MCLK__FLEXTIMER2_PHB {
2824 /omit-if-no-ref/ mx7d_pad_sai1_mclk__gpio6_io18: MX7D_PAD_SAI1_MCLK__GPIO6_IO18 {
2827 /omit-if-no-ref/ mx7d_pad_sai1_mclk__src_tester_ack: MX7D_PAD_SAI1_MCLK__SRC_TESTER_ACK {
2830 /omit-if-no-ref/ mx7d_pad_sai2_tx_sync__sai2_tx_sync: MX7D_PAD_SAI2_TX_SYNC__SAI2_TX_SYNC {
2833 /omit-if-no-ref/ mx7d_pad_sai2_tx_sync__ecspi3_miso: MX7D_PAD_SAI2_TX_SYNC__ECSPI3_MISO {
2836 /omit-if-no-ref/ mx7d_pad_sai2_tx_sync__uart4_dce_rx: MX7D_PAD_SAI2_TX_SYNC__UART4_DCE_RX {
2839 /omit-if-no-ref/ mx7d_pad_sai2_tx_sync__uart4_dte_tx: MX7D_PAD_SAI2_TX_SYNC__UART4_DTE_TX {
2842 /omit-if-no-ref/ mx7d_pad_sai2_tx_sync__uart1_dce_cts: MX7D_PAD_SAI2_TX_SYNC__UART1_DCE_CTS {
2845 /omit-if-no-ref/ mx7d_pad_sai2_tx_sync__uart1_dte_rts: MX7D_PAD_SAI2_TX_SYNC__UART1_DTE_RTS {
2848 /omit-if-no-ref/ mx7d_pad_sai2_tx_sync__flextimer2_ch4: MX7D_PAD_SAI2_TX_SYNC__FLEXTIMER2_CH4 {
2851 /omit-if-no-ref/ mx7d_pad_sai2_tx_sync__gpio6_io19: MX7D_PAD_SAI2_TX_SYNC__GPIO6_IO19 {
2854 /omit-if-no-ref/ mx7d_pad_sai2_tx_bclk__sai2_tx_bclk: MX7D_PAD_SAI2_TX_BCLK__SAI2_TX_BCLK {
2857 /omit-if-no-ref/ mx7d_pad_sai2_tx_bclk__ecspi3_mosi: MX7D_PAD_SAI2_TX_BCLK__ECSPI3_MOSI {
2860 /omit-if-no-ref/ mx7d_pad_sai2_tx_bclk__uart4_dce_tx: MX7D_PAD_SAI2_TX_BCLK__UART4_DCE_TX {
2863 /omit-if-no-ref/ mx7d_pad_sai2_tx_bclk__uart4_dte_rx: MX7D_PAD_SAI2_TX_BCLK__UART4_DTE_RX {
2866 /omit-if-no-ref/ mx7d_pad_sai2_tx_bclk__uart1_dce_rts: MX7D_PAD_SAI2_TX_BCLK__UART1_DCE_RTS {
2869 /omit-if-no-ref/ mx7d_pad_sai2_tx_bclk__uart1_dte_cts: MX7D_PAD_SAI2_TX_BCLK__UART1_DTE_CTS {
2872 /omit-if-no-ref/ mx7d_pad_sai2_tx_bclk__flextimer2_ch5: MX7D_PAD_SAI2_TX_BCLK__FLEXTIMER2_CH5 {
2875 /omit-if-no-ref/ mx7d_pad_sai2_tx_bclk__gpio6_io20: MX7D_PAD_SAI2_TX_BCLK__GPIO6_IO20 {
2878 /omit-if-no-ref/ mx7d_pad_sai2_rx_data__sai2_rx_data0: MX7D_PAD_SAI2_RX_DATA__SAI2_RX_DATA0 {
2881 /omit-if-no-ref/ mx7d_pad_sai2_rx_data__ecspi3_sclk: MX7D_PAD_SAI2_RX_DATA__ECSPI3_SCLK {
2884 /omit-if-no-ref/ mx7d_pad_sai2_rx_data__uart4_dce_cts: MX7D_PAD_SAI2_RX_DATA__UART4_DCE_CTS {
2887 /omit-if-no-ref/ mx7d_pad_sai2_rx_data__uart4_dte_rts: MX7D_PAD_SAI2_RX_DATA__UART4_DTE_RTS {
2890 /omit-if-no-ref/ mx7d_pad_sai2_rx_data__uart2_dce_cts: MX7D_PAD_SAI2_RX_DATA__UART2_DCE_CTS {
2893 /omit-if-no-ref/ mx7d_pad_sai2_rx_data__uart2_dte_rts: MX7D_PAD_SAI2_RX_DATA__UART2_DTE_RTS {
2896 /omit-if-no-ref/ mx7d_pad_sai2_rx_data__flextimer2_ch6: MX7D_PAD_SAI2_RX_DATA__FLEXTIMER2_CH6 {
2899 /omit-if-no-ref/ mx7d_pad_sai2_rx_data__gpio6_io21: MX7D_PAD_SAI2_RX_DATA__GPIO6_IO21 {
2902 /omit-if-no-ref/ mx7d_pad_sai2_rx_data__kpp_col7: MX7D_PAD_SAI2_RX_DATA__KPP_COL7 {
2905 /omit-if-no-ref/ mx7d_pad_sai2_tx_data__sai2_tx_data0: MX7D_PAD_SAI2_TX_DATA__SAI2_TX_DATA0 {
2908 /omit-if-no-ref/ mx7d_pad_sai2_tx_data__ecspi3_ss0: MX7D_PAD_SAI2_TX_DATA__ECSPI3_SS0 {
2911 /omit-if-no-ref/ mx7d_pad_sai2_tx_data__uart4_dce_rts: MX7D_PAD_SAI2_TX_DATA__UART4_DCE_RTS {
2914 /omit-if-no-ref/ mx7d_pad_sai2_tx_data__uart4_dte_cts: MX7D_PAD_SAI2_TX_DATA__UART4_DTE_CTS {
2917 /omit-if-no-ref/ mx7d_pad_sai2_tx_data__uart2_dce_rts: MX7D_PAD_SAI2_TX_DATA__UART2_DCE_RTS {
2920 /omit-if-no-ref/ mx7d_pad_sai2_tx_data__uart2_dte_cts: MX7D_PAD_SAI2_TX_DATA__UART2_DTE_CTS {
2923 /omit-if-no-ref/ mx7d_pad_sai2_tx_data__flextimer2_ch7: MX7D_PAD_SAI2_TX_DATA__FLEXTIMER2_CH7 {
2926 /omit-if-no-ref/ mx7d_pad_sai2_tx_data__gpio6_io22: MX7D_PAD_SAI2_TX_DATA__GPIO6_IO22 {
2929 /omit-if-no-ref/ mx7d_pad_sai2_tx_data__kpp_row7: MX7D_PAD_SAI2_TX_DATA__KPP_ROW7 {
2932 …/omit-if-no-ref/ mx7d_pad_enet1_rgmii_rd0__enet1_rgmii_rd0: MX7D_PAD_ENET1_RGMII_RD0__ENET1_RGMII_…
2935 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rd0__pwm1_out: MX7D_PAD_ENET1_RGMII_RD0__PWM1_OUT {
2938 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rd0__i2c3_scl: MX7D_PAD_ENET1_RGMII_RD0__I2C3_SCL {
2941 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rd0__uart1_dce_cts: MX7D_PAD_ENET1_RGMII_RD0__UART1_DCE_CTS {
2944 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rd0__uart1_dte_rts: MX7D_PAD_ENET1_RGMII_RD0__UART1_DTE_RTS {
2947 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rd0__epdc_vcom0: MX7D_PAD_ENET1_RGMII_RD0__EPDC_VCOM0 {
2950 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rd0__gpio7_io0: MX7D_PAD_ENET1_RGMII_RD0__GPIO7_IO0 {
2953 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rd0__kpp_row3: MX7D_PAD_ENET1_RGMII_RD0__KPP_ROW3 {
2956 …/omit-if-no-ref/ mx7d_pad_enet1_rgmii_rd1__enet1_rgmii_rd1: MX7D_PAD_ENET1_RGMII_RD1__ENET1_RGMII_…
2959 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rd1__pwm2_out: MX7D_PAD_ENET1_RGMII_RD1__PWM2_OUT {
2962 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rd1__i2c3_sda: MX7D_PAD_ENET1_RGMII_RD1__I2C3_SDA {
2965 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rd1__uart1_dce_rts: MX7D_PAD_ENET1_RGMII_RD1__UART1_DCE_RTS {
2968 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rd1__uart1_dte_cts: MX7D_PAD_ENET1_RGMII_RD1__UART1_DTE_CTS {
2971 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rd1__epdc_vcom1: MX7D_PAD_ENET1_RGMII_RD1__EPDC_VCOM1 {
2974 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rd1__gpio7_io1: MX7D_PAD_ENET1_RGMII_RD1__GPIO7_IO1 {
2977 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rd1__kpp_col3: MX7D_PAD_ENET1_RGMII_RD1__KPP_COL3 {
2980 …/omit-if-no-ref/ mx7d_pad_enet1_rgmii_rd2__enet1_rgmii_rd2: MX7D_PAD_ENET1_RGMII_RD2__ENET1_RGMII_…
2983 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rd2__flexcan1_rx: MX7D_PAD_ENET1_RGMII_RD2__FLEXCAN1_RX {
2986 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rd2__ecspi2_sclk: MX7D_PAD_ENET1_RGMII_RD2__ECSPI2_SCLK {
2989 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rd2__uart1_dce_rx: MX7D_PAD_ENET1_RGMII_RD2__UART1_DCE_RX {
2992 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rd2__uart1_dte_tx: MX7D_PAD_ENET1_RGMII_RD2__UART1_DTE_TX {
2995 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rd2__epdc_sdce4: MX7D_PAD_ENET1_RGMII_RD2__EPDC_SDCE4 {
2998 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rd2__gpio7_io2: MX7D_PAD_ENET1_RGMII_RD2__GPIO7_IO2 {
3001 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rd2__kpp_row2: MX7D_PAD_ENET1_RGMII_RD2__KPP_ROW2 {
3004 …/omit-if-no-ref/ mx7d_pad_enet1_rgmii_rd3__enet1_rgmii_rd3: MX7D_PAD_ENET1_RGMII_RD3__ENET1_RGMII_…
3007 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rd3__flexcan1_tx: MX7D_PAD_ENET1_RGMII_RD3__FLEXCAN1_TX {
3010 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rd3__ecspi2_mosi: MX7D_PAD_ENET1_RGMII_RD3__ECSPI2_MOSI {
3013 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rd3__uart1_dce_tx: MX7D_PAD_ENET1_RGMII_RD3__UART1_DCE_TX {
3016 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rd3__uart1_dte_rx: MX7D_PAD_ENET1_RGMII_RD3__UART1_DTE_RX {
3019 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rd3__epdc_sdce5: MX7D_PAD_ENET1_RGMII_RD3__EPDC_SDCE5 {
3022 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rd3__gpio7_io3: MX7D_PAD_ENET1_RGMII_RD3__GPIO7_IO3 {
3025 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rd3__kpp_col2: MX7D_PAD_ENET1_RGMII_RD3__KPP_COL2 {
3028 …/omit-if-no-ref/ mx7d_pad_enet1_rgmii_rx_ctl__enet1_rgmii_rx_ctl: MX7D_PAD_ENET1_RGMII_RX_CTL__ENE…
3031 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rx_ctl__ecspi2_ss1: MX7D_PAD_ENET1_RGMII_RX_CTL__ECSPI2_SS1 {
3034 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rx_ctl__epdc_sdce6: MX7D_PAD_ENET1_RGMII_RX_CTL__EPDC_SDCE6 {
3037 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rx_ctl__gpio7_io4: MX7D_PAD_ENET1_RGMII_RX_CTL__GPIO7_IO4 {
3040 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rx_ctl__kpp_row1: MX7D_PAD_ENET1_RGMII_RX_CTL__KPP_ROW1 {
3043 …/omit-if-no-ref/ mx7d_pad_enet1_rgmii_rxc__enet1_rgmii_rxc: MX7D_PAD_ENET1_RGMII_RXC__ENET1_RGMII_…
3046 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rxc__enet1_rx_er: MX7D_PAD_ENET1_RGMII_RXC__ENET1_RX_ER {
3049 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rxc__ecspi2_ss2: MX7D_PAD_ENET1_RGMII_RXC__ECSPI2_SS2 {
3052 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rxc__epdc_sdce7: MX7D_PAD_ENET1_RGMII_RXC__EPDC_SDCE7 {
3055 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rxc__gpio7_io5: MX7D_PAD_ENET1_RGMII_RXC__GPIO7_IO5 {
3058 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_rxc__kpp_col1: MX7D_PAD_ENET1_RGMII_RXC__KPP_COL1 {
3061 …/omit-if-no-ref/ mx7d_pad_enet1_rgmii_td0__enet1_rgmii_td0: MX7D_PAD_ENET1_RGMII_TD0__ENET1_RGMII_…
3064 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_td0__pwm3_out: MX7D_PAD_ENET1_RGMII_TD0__PWM3_OUT {
3067 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_td0__ecspi2_ss3: MX7D_PAD_ENET1_RGMII_TD0__ECSPI2_SS3 {
3070 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_td0__epdc_sdce8: MX7D_PAD_ENET1_RGMII_TD0__EPDC_SDCE8 {
3073 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_td0__gpio7_io6: MX7D_PAD_ENET1_RGMII_TD0__GPIO7_IO6 {
3076 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_td0__kpp_row0: MX7D_PAD_ENET1_RGMII_TD0__KPP_ROW0 {
3079 …/omit-if-no-ref/ mx7d_pad_enet1_rgmii_td1__enet1_rgmii_td1: MX7D_PAD_ENET1_RGMII_TD1__ENET1_RGMII_…
3082 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_td1__pwm4_out: MX7D_PAD_ENET1_RGMII_TD1__PWM4_OUT {
3085 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_td1__ecspi2_rdy: MX7D_PAD_ENET1_RGMII_TD1__ECSPI2_RDY {
3088 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_td1__epdc_sdce9: MX7D_PAD_ENET1_RGMII_TD1__EPDC_SDCE9 {
3091 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_td1__gpio7_io7: MX7D_PAD_ENET1_RGMII_TD1__GPIO7_IO7 {
3094 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_td1__kpp_col0: MX7D_PAD_ENET1_RGMII_TD1__KPP_COL0 {
3097 …/omit-if-no-ref/ mx7d_pad_enet1_rgmii_td2__enet1_rgmii_td2: MX7D_PAD_ENET1_RGMII_TD2__ENET1_RGMII_…
3100 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_td2__flexcan2_rx: MX7D_PAD_ENET1_RGMII_TD2__FLEXCAN2_RX {
3103 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_td2__ecspi2_miso: MX7D_PAD_ENET1_RGMII_TD2__ECSPI2_MISO {
3106 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_td2__i2c4_scl: MX7D_PAD_ENET1_RGMII_TD2__I2C4_SCL {
3109 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_td2__epdc_sdoed: MX7D_PAD_ENET1_RGMII_TD2__EPDC_SDOED {
3112 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_td2__gpio7_io8: MX7D_PAD_ENET1_RGMII_TD2__GPIO7_IO8 {
3115 …/omit-if-no-ref/ mx7d_pad_enet1_rgmii_td3__enet1_rgmii_td3: MX7D_PAD_ENET1_RGMII_TD3__ENET1_RGMII_…
3118 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_td3__flexcan2_tx: MX7D_PAD_ENET1_RGMII_TD3__FLEXCAN2_TX {
3121 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_td3__ecspi2_ss0: MX7D_PAD_ENET1_RGMII_TD3__ECSPI2_SS0 {
3124 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_td3__i2c4_sda: MX7D_PAD_ENET1_RGMII_TD3__I2C4_SDA {
3127 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_td3__epdc_sdoez: MX7D_PAD_ENET1_RGMII_TD3__EPDC_SDOEZ {
3130 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_td3__gpio7_io9: MX7D_PAD_ENET1_RGMII_TD3__GPIO7_IO9 {
3133 …/omit-if-no-ref/ mx7d_pad_enet1_rgmii_td3__caam_rng_osc_obs: MX7D_PAD_ENET1_RGMII_TD3__CAAM_RNG_OS…
3136 …/omit-if-no-ref/ mx7d_pad_enet1_rgmii_tx_ctl__enet1_rgmii_tx_ctl: MX7D_PAD_ENET1_RGMII_TX_CTL__ENE…
3139 …/omit-if-no-ref/ mx7d_pad_enet1_rgmii_tx_ctl__sai1_rx_sync: MX7D_PAD_ENET1_RGMII_TX_CTL__SAI1_RX_S…
3142 …/omit-if-no-ref/ mx7d_pad_enet1_rgmii_tx_ctl__gpt2_compare1: MX7D_PAD_ENET1_RGMII_TX_CTL__GPT2_COM…
3145 …/omit-if-no-ref/ mx7d_pad_enet1_rgmii_tx_ctl__epdc_pwr_ctrl2: MX7D_PAD_ENET1_RGMII_TX_CTL__EPDC_PW…
3148 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_tx_ctl__gpio7_io10: MX7D_PAD_ENET1_RGMII_TX_CTL__GPIO7_IO10 {
3151 …/omit-if-no-ref/ mx7d_pad_enet1_rgmii_txc__enet1_rgmii_txc: MX7D_PAD_ENET1_RGMII_TXC__ENET1_RGMII_…
3154 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_txc__enet1_tx_er: MX7D_PAD_ENET1_RGMII_TXC__ENET1_TX_ER {
3157 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_txc__sai1_rx_bclk: MX7D_PAD_ENET1_RGMII_TXC__SAI1_RX_BCLK {
3160 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_txc__gpt2_compare2: MX7D_PAD_ENET1_RGMII_TXC__GPT2_COMPARE2 {
3163 …/omit-if-no-ref/ mx7d_pad_enet1_rgmii_txc__epdc_pwr_ctrl3: MX7D_PAD_ENET1_RGMII_TXC__EPDC_PWR_CTRL…
3166 /omit-if-no-ref/ mx7d_pad_enet1_rgmii_txc__gpio7_io11: MX7D_PAD_ENET1_RGMII_TXC__GPIO7_IO11 {
3169 /omit-if-no-ref/ mx7d_pad_enet1_tx_clk__enet1_tx_clk: MX7D_PAD_ENET1_TX_CLK__ENET1_TX_CLK {
3172 …/omit-if-no-ref/ mx7d_pad_enet1_tx_clk__ccm_enet1_ref_clk: MX7D_PAD_ENET1_TX_CLK__CCM_ENET1_REF_CL…
3175 /omit-if-no-ref/ mx7d_pad_enet1_tx_clk__sai1_rx_data0: MX7D_PAD_ENET1_TX_CLK__SAI1_RX_DATA0 {
3178 /omit-if-no-ref/ mx7d_pad_enet1_tx_clk__gpt2_compare3: MX7D_PAD_ENET1_TX_CLK__GPT2_COMPARE3 {
3181 /omit-if-no-ref/ mx7d_pad_enet1_tx_clk__epdc_pwr_irq: MX7D_PAD_ENET1_TX_CLK__EPDC_PWR_IRQ {
3184 /omit-if-no-ref/ mx7d_pad_enet1_tx_clk__gpio7_io12: MX7D_PAD_ENET1_TX_CLK__GPIO7_IO12 {
3187 /omit-if-no-ref/ mx7d_pad_enet1_tx_clk__ccm_ext_clk1: MX7D_PAD_ENET1_TX_CLK__CCM_EXT_CLK1 {
3190 /omit-if-no-ref/ mx7d_pad_enet1_tx_clk__csu_alarm_aut0: MX7D_PAD_ENET1_TX_CLK__CSU_ALARM_AUT0 {
3193 /omit-if-no-ref/ mx7d_pad_enet1_rx_clk__enet1_rx_clk: MX7D_PAD_ENET1_RX_CLK__ENET1_RX_CLK {
3196 /omit-if-no-ref/ mx7d_pad_enet1_rx_clk__wdog2_wdog_b: MX7D_PAD_ENET1_RX_CLK__WDOG2_WDOG_B {
3199 /omit-if-no-ref/ mx7d_pad_enet1_rx_clk__sai1_tx_bclk: MX7D_PAD_ENET1_RX_CLK__SAI1_TX_BCLK {
3202 /omit-if-no-ref/ mx7d_pad_enet1_rx_clk__gpt2_clk: MX7D_PAD_ENET1_RX_CLK__GPT2_CLK {
3205 /omit-if-no-ref/ mx7d_pad_enet1_rx_clk__epdc_pwr_wake: MX7D_PAD_ENET1_RX_CLK__EPDC_PWR_WAKE {
3208 /omit-if-no-ref/ mx7d_pad_enet1_rx_clk__gpio7_io13: MX7D_PAD_ENET1_RX_CLK__GPIO7_IO13 {
3211 /omit-if-no-ref/ mx7d_pad_enet1_rx_clk__ccm_ext_clk2: MX7D_PAD_ENET1_RX_CLK__CCM_EXT_CLK2 {
3214 /omit-if-no-ref/ mx7d_pad_enet1_rx_clk__csu_alarm_aut1: MX7D_PAD_ENET1_RX_CLK__CSU_ALARM_AUT1 {
3217 /omit-if-no-ref/ mx7d_pad_enet1_crs__enet1_crs: MX7D_PAD_ENET1_CRS__ENET1_CRS {
3220 …/omit-if-no-ref/ mx7d_pad_enet1_crs__wdog2_wdog_rst_b_deb: MX7D_PAD_ENET1_CRS__WDOG2_WDOG_RST_B_DE…
3223 /omit-if-no-ref/ mx7d_pad_enet1_crs__sai1_tx_sync: MX7D_PAD_ENET1_CRS__SAI1_TX_SYNC {
3226 /omit-if-no-ref/ mx7d_pad_enet1_crs__gpt2_capture1: MX7D_PAD_ENET1_CRS__GPT2_CAPTURE1 {
3229 /omit-if-no-ref/ mx7d_pad_enet1_crs__epdc_pwr_ctrl0: MX7D_PAD_ENET1_CRS__EPDC_PWR_CTRL0 {
3232 /omit-if-no-ref/ mx7d_pad_enet1_crs__gpio7_io14: MX7D_PAD_ENET1_CRS__GPIO7_IO14 {
3235 /omit-if-no-ref/ mx7d_pad_enet1_crs__ccm_ext_clk3: MX7D_PAD_ENET1_CRS__CCM_EXT_CLK3 {
3238 /omit-if-no-ref/ mx7d_pad_enet1_crs__csu_alarm_aut2: MX7D_PAD_ENET1_CRS__CSU_ALARM_AUT2 {
3241 /omit-if-no-ref/ mx7d_pad_enet1_col__enet1_col: MX7D_PAD_ENET1_COL__ENET1_COL {
3244 /omit-if-no-ref/ mx7d_pad_enet1_col__wdog1_wdog_any: MX7D_PAD_ENET1_COL__WDOG1_WDOG_ANY {
3247 /omit-if-no-ref/ mx7d_pad_enet1_col__sai1_tx_data0: MX7D_PAD_ENET1_COL__SAI1_TX_DATA0 {
3250 /omit-if-no-ref/ mx7d_pad_enet1_col__gpt2_capture2: MX7D_PAD_ENET1_COL__GPT2_CAPTURE2 {
3253 /omit-if-no-ref/ mx7d_pad_enet1_col__epdc_pwr_ctrl1: MX7D_PAD_ENET1_COL__EPDC_PWR_CTRL1 {
3256 /omit-if-no-ref/ mx7d_pad_enet1_col__gpio7_io15: MX7D_PAD_ENET1_COL__GPIO7_IO15 {
3259 /omit-if-no-ref/ mx7d_pad_enet1_col__ccm_ext_clk4: MX7D_PAD_ENET1_COL__CCM_EXT_CLK4 {
3262 /omit-if-no-ref/ mx7d_pad_enet1_col__csu_int_deb: MX7D_PAD_ENET1_COL__CSU_INT_DEB {
3265 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io00__gpio1_io0: MX7D_PAD_LPSR_GPIO1_IO00__GPIO1_IO0 {
3269 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io00__pwm4_out: MX7D_PAD_LPSR_GPIO1_IO00__PWM4_OUT {
3273 …/omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io00__wdog1_wdog_any: MX7D_PAD_LPSR_GPIO1_IO00__WDOG1_WDOG_AN…
3277 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io00__wdog1_wdog_b: MX7D_PAD_LPSR_GPIO1_IO00__WDOG1_WDOG_B {
3281 …/omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io00__wdog1_wdog_rst_b_deb: MX7D_PAD_LPSR_GPIO1_IO00__WDOG1_W…
3285 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io01__gpio1_io1: MX7D_PAD_LPSR_GPIO1_IO01__GPIO1_IO1 {
3289 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io01__pwm1_out: MX7D_PAD_LPSR_GPIO1_IO01__PWM1_OUT {
3293 …/omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io01__ccm_enet_ref_clk3: MX7D_PAD_LPSR_GPIO1_IO01__CCM_ENET_R…
3297 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io01__sai1_mclk: MX7D_PAD_LPSR_GPIO1_IO01__SAI1_MCLK {
3301 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io02__gpio1_io2: MX7D_PAD_LPSR_GPIO1_IO02__GPIO1_IO2 {
3305 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io02__pwm2_out: MX7D_PAD_LPSR_GPIO1_IO02__PWM2_OUT {
3309 …/omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io02__ccm_enet_ref_clk1: MX7D_PAD_LPSR_GPIO1_IO02__CCM_ENET_R…
3313 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io02__sai2_mclk: MX7D_PAD_LPSR_GPIO1_IO02__SAI2_MCLK {
3317 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io02__ccm_clko1: MX7D_PAD_LPSR_GPIO1_IO02__CCM_CLKO1 {
3321 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io02__usb_otg1_id: MX7D_PAD_LPSR_GPIO1_IO02__USB_OTG1_ID {
3325 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io03__gpio1_io3: MX7D_PAD_LPSR_GPIO1_IO03__GPIO1_IO3 {
3329 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io03__pwm3_out: MX7D_PAD_LPSR_GPIO1_IO03__PWM3_OUT {
3333 …/omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io03__ccm_enet_ref_clk2: MX7D_PAD_LPSR_GPIO1_IO03__CCM_ENET_R…
3337 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io03__sai3_mclk: MX7D_PAD_LPSR_GPIO1_IO03__SAI3_MCLK {
3341 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io03__ccm_clko2: MX7D_PAD_LPSR_GPIO1_IO03__CCM_CLKO2 {
3345 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io03__usb_otg2_id: MX7D_PAD_LPSR_GPIO1_IO03__USB_OTG2_ID {
3349 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io04__gpio1_io4: MX7D_PAD_LPSR_GPIO1_IO04__GPIO1_IO4 {
3353 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io04__usb_otg1_oc: MX7D_PAD_LPSR_GPIO1_IO04__USB_OTG1_OC {
3357 …/omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io04__flextimer1_ch4: MX7D_PAD_LPSR_GPIO1_IO04__FLEXTIMER1_CH…
3361 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io04__uart5_dce_cts: MX7D_PAD_LPSR_GPIO1_IO04__UART5_DCE_CTS {
3365 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io04__uart5_dte_rts: MX7D_PAD_LPSR_GPIO1_IO04__UART5_DTE_RTS {
3369 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io04__i2c1_scl: MX7D_PAD_LPSR_GPIO1_IO04__I2C1_SCL {
3373 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io05__gpio1_io5: MX7D_PAD_LPSR_GPIO1_IO05__GPIO1_IO5 {
3377 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io05__usb_otg1_pwr: MX7D_PAD_LPSR_GPIO1_IO05__USB_OTG1_PWR {
3381 …/omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io05__flextimer1_ch5: MX7D_PAD_LPSR_GPIO1_IO05__FLEXTIMER1_CH…
3385 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io05__uart5_dce_rts: MX7D_PAD_LPSR_GPIO1_IO05__UART5_DCE_RTS {
3389 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io05__uart5_dte_cts: MX7D_PAD_LPSR_GPIO1_IO05__UART5_DTE_CTS {
3393 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io05__i2c1_sda: MX7D_PAD_LPSR_GPIO1_IO05__I2C1_SDA {
3397 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io06__gpio1_io6: MX7D_PAD_LPSR_GPIO1_IO06__GPIO1_IO6 {
3401 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io06__usb_otg2_oc: MX7D_PAD_LPSR_GPIO1_IO06__USB_OTG2_OC {
3405 …/omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io06__flextimer1_ch6: MX7D_PAD_LPSR_GPIO1_IO06__FLEXTIMER1_CH…
3409 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io06__uart5_dce_rx: MX7D_PAD_LPSR_GPIO1_IO06__UART5_DCE_RX {
3413 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io06__uart5_dte_tx: MX7D_PAD_LPSR_GPIO1_IO06__UART5_DTE_TX {
3417 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io06__i2c2_scl: MX7D_PAD_LPSR_GPIO1_IO06__I2C2_SCL {
3421 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io06__ccm_wait: MX7D_PAD_LPSR_GPIO1_IO06__CCM_WAIT {
3425 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io06__kpp_row4: MX7D_PAD_LPSR_GPIO1_IO06__KPP_ROW4 {
3429 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io07__gpio1_io7: MX7D_PAD_LPSR_GPIO1_IO07__GPIO1_IO7 {
3433 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io07__usb_otg2_pwr: MX7D_PAD_LPSR_GPIO1_IO07__USB_OTG2_PWR {
3437 …/omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io07__flextimer1_ch7: MX7D_PAD_LPSR_GPIO1_IO07__FLEXTIMER1_CH…
3441 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io07__uart5_dce_tx: MX7D_PAD_LPSR_GPIO1_IO07__UART5_DCE_TX {
3445 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io07__uart5_dte_rx: MX7D_PAD_LPSR_GPIO1_IO07__UART5_DTE_RX {
3449 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io07__i2c2_sda: MX7D_PAD_LPSR_GPIO1_IO07__I2C2_SDA {
3453 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io07__ccm_stop: MX7D_PAD_LPSR_GPIO1_IO07__CCM_STOP {
3457 /omit-if-no-ref/ mx7d_pad_lpsr_gpio1_io07__kpp_col4: MX7D_PAD_LPSR_GPIO1_IO07__KPP_COL4 {