Lines Matching refs:__IOM
188 __IOM uint32_t CONTROL; /*!< (@ 0x0000) ADC Control */
189 __IOM uint32_t DELAY; /*!< (@ 0x0004) ADC Delay */
190 __IOM uint32_t STATUS; /*!< (@ 0x0008) ADC Status */
191 __IOM uint32_t SINGLE; /*!< (@ 0x000C) ADC Single */
192 __IOM uint32_t REPEAT; /*!< (@ 0x0010) ADC Repeat */
193 __IOM uint32_t RDCH0; /*!< (@ 0x0014) ADC Chan0 Reading */
194 __IOM uint32_t RDCH1; /*!< (@ 0x0018) ADC Chan1 Reading */
195 __IOM uint32_t RDCH2; /*!< (@ 0x001C) ADC Chan2 Reading */
196 __IOM uint32_t RDCH3; /*!< (@ 0x0020) ADC Chan3 Reading */
197 __IOM uint32_t RDCH4; /*!< (@ 0x0024) ADC Chan4 Reading */
198 __IOM uint32_t RDCH5; /*!< (@ 0x0028) ADC Chan5 Reading */
199 __IOM uint32_t RDCH6; /*!< (@ 0x002C) ADC Chan6 Reading */
200 __IOM uint32_t RDCH7; /*!< (@ 0x0030) ADC Chan7 Reading */
202 __IOM uint32_t CONFIG; /*!< (@ 0x007C) ADC Configuration */
203 __IOM uint32_t VREF_CHAN_SEL; /*!< (@ 0x0080) ADC Vref Channel Sel. */
204 __IOM uint32_t VREF_CTRL; /*!< (@ 0x0084) ADC Vref Control */
205 __IOM uint32_t SARADC_CTRL; /*!< (@ 0x0088) SAR ARD Control */