114 	uint8_t port = (group >> access_type);  in gpio_write_pin_port()  local
132 		reg->gpsr[port] = pin_bit;  in gpio_write_pin_port()
133 		context->outpin_state[port] |= pin_bit;  in gpio_write_pin_port()
135 		reg->gpcr[port] = pin_bit;  in gpio_write_pin_port()
136 		context->outpin_state[port] &= (~pin_bit);  in gpio_write_pin_port()
143 	uint8_t port = (group >> access_type);  in gpio_read_pin_port()  local
162 	return (((reg->gplr[port] & pin_bit) >> offset) & cap.support_pins_map);  in gpio_read_pin_port()
264 	uint8_t port = pin >> GPIO_PORT_SHIFT_BITS;  in sedi_gpio_config_pin()  local
268 		GPIO_SET_BIT(base, gpdr, port, offset);  in sedi_gpio_config_pin()
270 		GPIO_CLEAR_BIT(base, gpdr, port, offset);  in sedi_gpio_config_pin()
273 		GPIO_CLEAR_BIT(base, gfer, port, offset);  in sedi_gpio_config_pin()
274 		GPIO_CLEAR_BIT(base, grer, port, offset);  in sedi_gpio_config_pin()
277 			GPIO_SET_BIT(base, gfer, port, offset);  in sedi_gpio_config_pin()
281 			GPIO_SET_BIT(base, grer, port, offset);  in sedi_gpio_config_pin()
285 			GPIO_SET_BIT(base, gimr, port, offset);  in sedi_gpio_config_pin()
287 			GPIO_CLEAR_BIT(base, gimr, port, offset);  in sedi_gpio_config_pin()
291 			GPIO_SET_BIT(base, gwmr, port, offset);  in sedi_gpio_config_pin()
293 			GPIO_CLEAR_BIT(base, gwmr, port, offset);  in sedi_gpio_config_pin()
301 	uint8_t port = pin >> GPIO_PORT_SHIFT_BITS;  in sedi_gpio_write_pin()  local
308 		reg->gpsr[port] = pin_bit;  in sedi_gpio_write_pin()
309 		context->outpin_state[port] |= pin_bit;  in sedi_gpio_write_pin()
311 		reg->gpcr[port] = pin_bit;  in sedi_gpio_write_pin()
312 		context->outpin_state[port] &= (~pin_bit);  in sedi_gpio_write_pin()
336 	uint8_t port = pin >> GPIO_PORT_SHIFT_BITS;  in sedi_gpio_read_pin()  local
341 	uint32_t pin_val = ((pin_bit & reg->gplr[port]) == pin_bit);  in sedi_gpio_read_pin()
363 	uint8_t port = pin >> GPIO_PORT_SHIFT_BITS;  in sedi_gpio_toggle_pin()  local
369 	if (context->outpin_state[port] & pin_bit) {  in sedi_gpio_toggle_pin()
370 		reg->gpcr[port] = pin_bit;  in sedi_gpio_toggle_pin()
371 		context->outpin_state[port] &= ~pin_bit;  in sedi_gpio_toggle_pin()
373 		reg->gpsr[port] = pin_bit;  in sedi_gpio_toggle_pin()
374 		context->outpin_state[port] |= pin_bit;  in sedi_gpio_toggle_pin()
378 uint32_t sedi_gpio_get_gisr(IN sedi_gpio_t gpio_device, IN sedi_gpio_port_t port)  in sedi_gpio_get_gisr()  argument
383 	return reg->gisr[port];  in sedi_gpio_get_gisr()
386 uint32_t sedi_gpio_get_gwsr(IN sedi_gpio_t gpio_device, IN sedi_gpio_port_t port)  in sedi_gpio_get_gwsr()  argument
391 	return reg->gwsr[port];  in sedi_gpio_get_gwsr()
394 void sedi_gpio_clear_gisr(IN sedi_gpio_t gpio_device, IN sedi_gpio_port_t port, IN uint32_t val)  in sedi_gpio_clear_gisr()  argument
400 	reg->gisr[port] = val;  in sedi_gpio_clear_gisr()
403 void sedi_gpio_clear_gwsr(IN sedi_gpio_t gpio_device, IN sedi_gpio_port_t port, IN uint32_t val)  in sedi_gpio_clear_gwsr()  argument
409 	reg->gwsr[port] = val;  in sedi_gpio_clear_gwsr()
416 	uint8_t port = pin >> GPIO_PORT_SHIFT_BITS;  in sedi_gpio_enable_interrupt()  local
420 		GPIO_SET_BIT(base, gimr, port, offset);  in sedi_gpio_enable_interrupt()
422 		GPIO_CLEAR_BIT(base, gimr, port, offset);  in sedi_gpio_enable_interrupt()
430 	uint8_t port = pin >> GPIO_PORT_SHIFT_BITS;  in sedi_gpio_enable_wakeup()  local
434 		GPIO_SET_BIT(base, gwmr, port, offset);  in sedi_gpio_enable_wakeup()
436 		GPIO_CLEAR_BIT(base, gwmr, port, offset);  in sedi_gpio_enable_wakeup()