Lines Matching refs:CFG1_PREDV0
672 #define CFG1_PREDV0(regval) (BITS(0,3) & ((uint32_t)(regval) << 0)) macro
673 #define RCU_PREDV0_DIV1 CFG1_PREDV0(0) /*!< PREDV0 input sourc…
674 #define RCU_PREDV0_DIV2 CFG1_PREDV0(1) /*!< PREDV0 input sourc…
675 #define RCU_PREDV0_DIV3 CFG1_PREDV0(2) /*!< PREDV0 input sourc…
676 #define RCU_PREDV0_DIV4 CFG1_PREDV0(3) /*!< PREDV0 input sourc…
677 #define RCU_PREDV0_DIV5 CFG1_PREDV0(4) /*!< PREDV0 input sourc…
678 #define RCU_PREDV0_DIV6 CFG1_PREDV0(5) /*!< PREDV0 input sourc…
679 #define RCU_PREDV0_DIV7 CFG1_PREDV0(6) /*!< PREDV0 input sourc…
680 #define RCU_PREDV0_DIV8 CFG1_PREDV0(7) /*!< PREDV0 input sourc…
681 #define RCU_PREDV0_DIV9 CFG1_PREDV0(8) /*!< PREDV0 input sourc…
682 #define RCU_PREDV0_DIV10 CFG1_PREDV0(9) /*!< PREDV0 input sourc…
683 #define RCU_PREDV0_DIV11 CFG1_PREDV0(10) /*!< PREDV0 input sourc…
684 #define RCU_PREDV0_DIV12 CFG1_PREDV0(11) /*!< PREDV0 input sourc…
685 #define RCU_PREDV0_DIV13 CFG1_PREDV0(12) /*!< PREDV0 input sourc…
686 #define RCU_PREDV0_DIV14 CFG1_PREDV0(13) /*!< PREDV0 input sourc…
687 #define RCU_PREDV0_DIV15 CFG1_PREDV0(14) /*!< PREDV0 input sourc…
688 #define RCU_PREDV0_DIV16 CFG1_PREDV0(15) /*!< PREDV0 input sourc…