Lines Matching refs:SDIO
43 #define SDIO SDIO_BASE macro
46 #define SDIO_PWRCTL REG32(SDIO + 0x00U) /*!< SDIO power control register */
47 #define SDIO_CLKCTL REG32(SDIO + 0x04U) /*!< SDIO clock control register */
48 #define SDIO_CMDAGMT REG32(SDIO + 0x08U) /*!< SDIO command argument register …
49 #define SDIO_CMDCTL REG32(SDIO + 0x0CU) /*!< SDIO command control register */
50 #define SDIO_RSPCMDIDX REG32(SDIO + 0x10U) /*!< SDIO command index response reg…
51 #define SDIO_RESP0 REG32(SDIO + 0x14U) /*!< SDIO response register 0 */
52 #define SDIO_RESP1 REG32(SDIO + 0x18U) /*!< SDIO response register 1 */
53 #define SDIO_RESP2 REG32(SDIO + 0x1CU) /*!< SDIO response register 2 */
54 #define SDIO_RESP3 REG32(SDIO + 0x20U) /*!< SDIO response register 3 */
55 #define SDIO_DATATO REG32(SDIO + 0x24U) /*!< SDIO data timeout register */
56 #define SDIO_DATALEN REG32(SDIO + 0x28U) /*!< SDIO data length register */
57 #define SDIO_DATACTL REG32(SDIO + 0x2CU) /*!< SDIO data control register */
58 #define SDIO_DATACNT REG32(SDIO + 0x30U) /*!< SDIO data counter register */
59 #define SDIO_STAT REG32(SDIO + 0x34U) /*!< SDIO status register */
60 #define SDIO_INTC REG32(SDIO + 0x38U) /*!< SDIO interrupt clear register */
61 #define SDIO_INTEN REG32(SDIO + 0x3CU) /*!< SDIO interrupt enable register …
62 #define SDIO_FIFOCNT REG32(SDIO + 0x48U) /*!< SDIO FIFO counter register */
63 #define SDIO_FIFO REG32(SDIO + 0x80U) /*!< SDIO FIFO data register */