Lines Matching refs:CFG1_PREDV1
1024 #define CFG1_PREDV1(regval) (BITS(4,7) & ((uint32_t)(regval) << 4)) macro
1025 #define RCU_PREDV1_DIV1 CFG1_PREDV1(0) /*!< PREDV1 input sourc…
1026 #define RCU_PREDV1_DIV2 CFG1_PREDV1(1) /*!< PREDV1 input sourc…
1027 #define RCU_PREDV1_DIV3 CFG1_PREDV1(2) /*!< PREDV1 input sourc…
1028 #define RCU_PREDV1_DIV4 CFG1_PREDV1(3) /*!< PREDV1 input sourc…
1029 #define RCU_PREDV1_DIV5 CFG1_PREDV1(4) /*!< PREDV1 input sourc…
1030 #define RCU_PREDV1_DIV6 CFG1_PREDV1(5) /*!< PREDV1 input sourc…
1031 #define RCU_PREDV1_DIV7 CFG1_PREDV1(6) /*!< PREDV1 input sourc…
1032 #define RCU_PREDV1_DIV8 CFG1_PREDV1(7) /*!< PREDV1 input sourc…
1033 #define RCU_PREDV1_DIV9 CFG1_PREDV1(8) /*!< PREDV1 input sourc…
1034 #define RCU_PREDV1_DIV10 CFG1_PREDV1(9) /*!< PREDV1 input sourc…
1035 #define RCU_PREDV1_DIV11 CFG1_PREDV1(10) /*!< PREDV1 input sourc…
1036 #define RCU_PREDV1_DIV12 CFG1_PREDV1(11) /*!< PREDV1 input sourc…
1037 #define RCU_PREDV1_DIV13 CFG1_PREDV1(12) /*!< PREDV1 input sourc…
1038 #define RCU_PREDV1_DIV14 CFG1_PREDV1(13) /*!< PREDV1 input sourc…
1039 #define RCU_PREDV1_DIV15 CFG1_PREDV1(14) /*!< PREDV1 input sourc…
1040 #define RCU_PREDV1_DIV16 CFG1_PREDV1(15) /*!< PREDV1 input sourc…