Lines Matching refs:CFG1_PREDV0
633 #define CFG1_PREDV0(regval) (BITS(0,3) & ((uint32_t)(regval) << 0)) macro
634 #define RCU_PREDV0_DIV1 CFG1_PREDV0(0) /*!< PREDV0 input sourc…
635 #define RCU_PREDV0_DIV2 CFG1_PREDV0(1) /*!< PREDV0 input sourc…
636 #define RCU_PREDV0_DIV3 CFG1_PREDV0(2) /*!< PREDV0 input sourc…
637 #define RCU_PREDV0_DIV4 CFG1_PREDV0(3) /*!< PREDV0 input sourc…
638 #define RCU_PREDV0_DIV5 CFG1_PREDV0(4) /*!< PREDV0 input sourc…
639 #define RCU_PREDV0_DIV6 CFG1_PREDV0(5) /*!< PREDV0 input sourc…
640 #define RCU_PREDV0_DIV7 CFG1_PREDV0(6) /*!< PREDV0 input sourc…
641 #define RCU_PREDV0_DIV8 CFG1_PREDV0(7) /*!< PREDV0 input sourc…
642 #define RCU_PREDV0_DIV9 CFG1_PREDV0(8) /*!< PREDV0 input sourc…
643 #define RCU_PREDV0_DIV10 CFG1_PREDV0(9) /*!< PREDV0 input sourc…
644 #define RCU_PREDV0_DIV11 CFG1_PREDV0(10) /*!< PREDV0 input sourc…
645 #define RCU_PREDV0_DIV12 CFG1_PREDV0(11) /*!< PREDV0 input sourc…
646 #define RCU_PREDV0_DIV13 CFG1_PREDV0(12) /*!< PREDV0 input sourc…
647 #define RCU_PREDV0_DIV14 CFG1_PREDV0(13) /*!< PREDV0 input sourc…
648 #define RCU_PREDV0_DIV15 CFG1_PREDV0(14) /*!< PREDV0 input sourc…
649 #define RCU_PREDV0_DIV16 CFG1_PREDV0(15) /*!< PREDV0 input sourc…