Lines Matching refs:AM_REGADDR
414 ui32GPCfgAddr = AM_REGADDR(GPIO, CFGA) + ((ui32GpioNum >> 1) & ~0x3); in am_hal_gpio_pinconfig_get()
415 ui32PadregAddr = AM_REGADDR(GPIO, PADREGA) + (ui32GpioNum & ~0x3); in am_hal_gpio_pinconfig_get()
416 ui32AltpadAddr = AM_REGADDR(GPIO, ALTPADCFGA) + (ui32GpioNum & ~0x3); in am_hal_gpio_pinconfig_get()
703 ui32GPCfgAddr = AM_REGADDR(GPIO, CFGA) + ((ui32Pin >> 1) & ~0x3); in am_hal_gpio_pinconfig()
704 ui32PadregAddr = AM_REGADDR(GPIO, PADREGA) + (ui32Pin & ~0x3); in am_hal_gpio_pinconfig()
705 ui32AltpadAddr = AM_REGADDR(GPIO, ALTPADCFGA) + (ui32Pin & ~0x3); in am_hal_gpio_pinconfig()
875 ui32Regval = AM_REGVAL( AM_REGADDR(GPIO, PADREGA) + (ui32Pin & ~0x3) ); in am_hal_gpio_state_read()
899 ui32ReadValue = AM_REGVAL(AM_REGADDR(GPIO, RDA) + ui32BaseAddr); in am_hal_gpio_state_read()
903 ui32ReadValue = AM_REGVAL(AM_REGADDR(GPIO, WTA) + ui32BaseAddr); in am_hal_gpio_state_read()
907 ui32ReadValue = AM_REGVAL(AM_REGADDR(GPIO, ENA) + ui32BaseAddr); in am_hal_gpio_state_read()
962 ui32Regval = AM_REGVAL( AM_REGADDR(GPIO, PADREGA) + (ui32Pin & ~0x3) ); in am_hal_gpio_state_write()
979 AM_REGVAL(AM_REGADDR(GPIO, WTSA) + ui32Off) = ui32Mask; in am_hal_gpio_state_write()
982 AM_REGVAL(AM_REGADDR(GPIO, WTCA) + ui32Off) = ui32Mask; in am_hal_gpio_state_write()
985 AM_REGVAL(AM_REGADDR(GPIO, WTA) + ui32Off) ^= ui32Mask; in am_hal_gpio_state_write()
988 AM_REGVAL(AM_REGADDR(GPIO, ENSA) + ui32Off) = ui32Mask; in am_hal_gpio_state_write()
991 AM_REGVAL(AM_REGADDR(GPIO, ENCA) + ui32Off) = ui32Mask; in am_hal_gpio_state_write()
994 AM_REGVAL(AM_REGADDR(GPIO, ENCA) + ui32Off) ^= ui32Mask; in am_hal_gpio_state_write()
1355 ui32Regval = AM_REGVAL( AM_REGADDR(GPIO, PADREGA) + (ui32Pin & ~0x3) ); in am_hal_gpio_isinput()
1380 ui32Padval = AM_REGVAL( AM_REGADDR(GPIO, PADREGA) + (ui32Pin & ~0x3) ); in am_hal_gpio_isgpio()
1393 ui32Cfgval = AM_REGVAL( AM_REGADDR(GPIO, CFGA) + ((ui32Pin >> 1) & ~0x3) ); in am_hal_gpio_isgpio()