Lines Matching refs:i3c_reg

202 NPCX_REG_SIZE_CHECK(i3c_reg, 0x148);
203 NPCX_REG_OFFSET_CHECK(i3c_reg, MCONFIG, 0x000); /* Controller register */
204 NPCX_REG_OFFSET_CHECK(i3c_reg, MCTRL, 0x084);
205 NPCX_REG_OFFSET_CHECK(i3c_reg, IBIRULES, 0x08C);
206 NPCX_REG_OFFSET_CHECK(i3c_reg, MINTSET, 0x090);
207 NPCX_REG_OFFSET_CHECK(i3c_reg, MINTCLR, 0x094);
208 NPCX_REG_OFFSET_CHECK(i3c_reg, MINTMASKED, 0x098);
209 NPCX_REG_OFFSET_CHECK(i3c_reg, MERRWARN, 0x09C);
210 NPCX_REG_OFFSET_CHECK(i3c_reg, MDATACTRL, 0x0AC);
211 NPCX_REG_OFFSET_CHECK(i3c_reg, MWDATAB, 0x0B0);
212 NPCX_REG_OFFSET_CHECK(i3c_reg, MWDATABE, 0x0B4);
213 NPCX_REG_OFFSET_CHECK(i3c_reg, MWDATAH, 0x0B8);
214 NPCX_REG_OFFSET_CHECK(i3c_reg, MWDATAHE, 0x0BC);
215 NPCX_REG_OFFSET_CHECK(i3c_reg, MRDATAB, 0x0C0);
216 NPCX_REG_OFFSET_CHECK(i3c_reg, MRDATAH, 0x0C8);
217 NPCX_REG_OFFSET_CHECK(i3c_reg, MWMSG_DDR, 0x0D8);
218 NPCX_REG_OFFSET_CHECK(i3c_reg, MRMSG_DDR, 0x0DC);
219 NPCX_REG_OFFSET_CHECK(i3c_reg, MDYNADDR, 0x0E4);
220 NPCX_REG_OFFSET_CHECK(i3c_reg, CONFIG, 0x004); /* Target register */
221 NPCX_REG_OFFSET_CHECK(i3c_reg, STATUS, 0x008);
222 NPCX_REG_OFFSET_CHECK(i3c_reg, CTRL, 0x00C);
223 NPCX_REG_OFFSET_CHECK(i3c_reg, INTSET, 0x010);
224 NPCX_REG_OFFSET_CHECK(i3c_reg, INTCLR, 0x014);
225 NPCX_REG_OFFSET_CHECK(i3c_reg, INTMASKED, 0x018);
226 NPCX_REG_OFFSET_CHECK(i3c_reg, ERRWARN, 0x01C);
227 NPCX_REG_OFFSET_CHECK(i3c_reg, DMACTRL, 0x020);
228 NPCX_REG_OFFSET_CHECK(i3c_reg, DATACTRL, 0x02C);
229 NPCX_REG_OFFSET_CHECK(i3c_reg, IBIEXT2, 0x144);