Lines Matching +full:5 +full:- +full:10
2 * Copyright (c) 2018-2019, Intel Corporation
4 * SPDX-License-Identifier: Apache-2.0
20 #define PAD_CFG0_PMODE_MASK (0x0F << 10)
28 #define APL_GPIO_5 5
33 #define APL_GPIO_10 10
62 #define APL_GPIO_37 5
67 #define APL_GPIO_42 10
96 #define APL_GPIO_CX_PRDY_B 5
101 #define APL_GPIO_CNV_RGI_RSP 10
112 #define APL_GPIO_192 5
117 #define APL_GPIO_197 10
146 #define APL_GPIO_77 5
151 #define APL_GPIO_82 10
180 #define APL_GPIO_116 5
185 #define APL_GPIO_121 10
195 #define APL_GPIO_129 5
200 #define APL_GPIO_134 10
229 #define APL_GPIO_PMU_PLTRST_B 5
234 #define APL_GPIO_PMU_SLP_S4_B 10
246 #define APL_GPIO_157 5
251 #define APL_GPIO_162 10
280 #define APL_GPIO_LPC_AD0 5
285 #define APL_GPIO_LPC_FRAMEB 10
287 #define GPIO_INTEL_NR_SUBDEVS 10
306 ((cfg->pin_offset >> 5) << 2)