36 #define NXP_S32_PINMUX_MSCR_SSS(cfg)	\  argument
37 	(((cfg) & NXP_S32_MSCR_SSS_MASK) << NXP_S32_MSCR_SSS_SHIFT)
39 #define NXP_S32_PINMUX_IMCR_SSS(cfg)	\  argument
40 	(((cfg) & NXP_S32_IMCR_SSS_MASK) << NXP_S32_IMCR_SSS_SHIFT)
42 #define NXP_S32_PINMUX_IMCR_IDX(cfg)	\  argument
43 	(((cfg) & NXP_S32_IMCR_IDX_MASK) << NXP_S32_IMCR_IDX_SHIFT)
45 #define NXP_S32_PINMUX_MSCR_IDX(cfg)	\  argument
46 	(((cfg) & NXP_S32_MSCR_IDX_MASK) << NXP_S32_MSCR_IDX_SHIFT)
48 #define NXP_S32_PINMUX_MSCR_SIUL2_IDX(cfg)	\  argument
49 	(((cfg) & NXP_S32_MSCR_SIUL2_IDX_MASK) << NXP_S32_MSCR_SIUL2_IDX_SHIFT)
51 #define NXP_S32_PINMUX_IMCR_SIUL2_IDX(cfg)	\  argument
52 	(((cfg) & NXP_S32_IMCR_SIUL2_IDX_MASK) << NXP_S32_IMCR_SIUL2_IDX_SHIFT)
54 #define NXP_S32_PINMUX_GET_MSCR_SSS(cfg)	\  argument
55 	(((cfg) >> NXP_S32_MSCR_SSS_SHIFT) & NXP_S32_MSCR_SSS_MASK)
57 #define NXP_S32_PINMUX_GET_IMCR_SSS(cfg)	\  argument
58 	(((cfg) >> NXP_S32_IMCR_SSS_SHIFT) & NXP_S32_IMCR_SSS_MASK)
60 #define NXP_S32_PINMUX_GET_IMCR_IDX(cfg)	\  argument
61 	(((cfg) >> NXP_S32_IMCR_IDX_SHIFT) & NXP_S32_IMCR_IDX_MASK)
63 #define NXP_S32_PINMUX_GET_MSCR_IDX(cfg)	\  argument
64 	(((cfg) >> NXP_S32_MSCR_IDX_SHIFT) & NXP_S32_MSCR_IDX_MASK)
66 #define NXP_S32_PINMUX_GET_MSCR_SIUL2_IDX(cfg)	\  argument
67 	(((cfg) >> NXP_S32_MSCR_SIUL2_IDX_SHIFT) & NXP_S32_MSCR_SIUL2_IDX_MASK)
69 #define NXP_S32_PINMUX_GET_IMCR_SIUL2_IDX(cfg)	\  argument
70 	(((cfg) >> NXP_S32_IMCR_SIUL2_IDX_SHIFT) & NXP_S32_IMCR_SIUL2_IDX_MASK)