Lines Matching +full:0 +full:x0c
19 #define MCUX_CTIMER0_CLK 0
25 #define MCUX_FLEXCOMM0_CLK MCUX_LPC_CLK_ID(0x01, 0x00)
26 #define MCUX_FLEXCOMM1_CLK MCUX_LPC_CLK_ID(0x01, 0x01)
27 #define MCUX_FLEXCOMM2_CLK MCUX_LPC_CLK_ID(0x01, 0x02)
28 #define MCUX_FLEXCOMM3_CLK MCUX_LPC_CLK_ID(0x01, 0x03)
29 #define MCUX_FLEXCOMM4_CLK MCUX_LPC_CLK_ID(0x01, 0x04)
30 #define MCUX_FLEXCOMM5_CLK MCUX_LPC_CLK_ID(0x01, 0x05)
31 #define MCUX_FLEXCOMM6_CLK MCUX_LPC_CLK_ID(0x01, 0x06)
32 #define MCUX_FLEXCOMM7_CLK MCUX_LPC_CLK_ID(0x01, 0x07)
33 #define MCUX_FLEXCOMM8_CLK MCUX_LPC_CLK_ID(0x01, 0x08)
34 #define MCUX_FLEXCOMM9_CLK MCUX_LPC_CLK_ID(0x01, 0x09)
35 #define MCUX_FLEXCOMM10_CLK MCUX_LPC_CLK_ID(0x01, 0x0A)
36 #define MCUX_FLEXCOMM11_CLK MCUX_LPC_CLK_ID(0x01, 0x0B)
37 #define MCUX_FLEXCOMM12_CLK MCUX_LPC_CLK_ID(0x01, 0x0C)
38 #define MCUX_FLEXCOMM13_CLK MCUX_LPC_CLK_ID(0x01, 0x0D)
39 #define MCUX_HS_SPI_CLK MCUX_LPC_CLK_ID(0x01, 0x0E)
41 #define MCUX_PMIC_I2C_CLK MCUX_LPC_CLK_ID(0x01, 0x0F)
42 #define MCUX_HS_SPI1_CLK MCUX_LPC_CLK_ID(0x01, 0x10)
44 #define MCUX_USDHC1_CLK MCUX_LPC_CLK_ID(0x02, 0x00)
45 #define MCUX_USDHC2_CLK MCUX_LPC_CLK_ID(0x02, 0x01)
47 #define MCUX_MCAN_CLK MCUX_LPC_CLK_ID(0x03, 0x00)
49 #define MCUX_BUS_CLK MCUX_LPC_CLK_ID(0x04, 0x00)
51 #define MCUX_SDIF_CLK MCUX_LPC_CLK_ID(0x05, 0x00)
53 #define MCUX_I3C_CLK MCUX_LPC_CLK_ID(0x06, 0x00)
54 #define MCUX_I3C2_CLK MCUX_LPC_CLK_ID(0x06, 0x01)
56 #define MCUX_MIPI_DSI_DPHY_CLK MCUX_LPC_CLK_ID(0x07, 0x00)
57 #define MCUX_MIPI_DSI_ESC_CLK MCUX_LPC_CLK_ID(0x07, 0x01)
59 #define MCUX_LCDIF_PIXEL_CLK MCUX_LPC_CLK_ID(0x08, 0x00)
61 #define MCUX_SCTIMER_CLK MCUX_LPC_CLK_ID(0x09, 0x00)
63 #define MCUX_DMIC_CLK MCUX_LPC_CLK_ID(0x0A, 0x00)
65 #define MCUX_FLEXSPI_CLK MCUX_LPC_CLK_ID(0x0A, 0x00)
66 #define MCUX_FLEXSPI2_CLK MCUX_LPC_CLK_ID(0x0A, 0x01)
68 #define MCUX_MRT_CLK MCUX_LPC_CLK_ID(0x0B, 0x00)
69 #define MCUX_FREEMRT_CLK MCUX_LPC_CLK_ID(0x0B, 0x01)
71 #define MCUX_PORT0_CLK MCUX_LPC_CLK_ID(0x0C, 0x00)
72 #define MCUX_PORT1_CLK MCUX_LPC_CLK_ID(0x0C, 0x01)
73 #define MCUX_PORT2_CLK MCUX_LPC_CLK_ID(0x0C, 0x02)
74 #define MCUX_PORT3_CLK MCUX_LPC_CLK_ID(0x0C, 0x03)
75 #define MCUX_PORT4_CLK MCUX_LPC_CLK_ID(0x0C, 0x04)
76 #define MCUX_PORT5_CLK MCUX_LPC_CLK_ID(0x0C, 0x05)
78 #define MCUX_ENET_QOS_CLK MCUX_LPC_CLK_ID(0x0D, 0x00)
80 #define MCUX_ENET_CLK MCUX_LPC_CLK_ID(0x0D, 0x80)
81 #define MCUX_ENET_PLL MCUX_LPC_CLK_ID(0x0D, 0x81)
83 #define MCUX_LCDIC_CLK MCUX_LPC_CLK_ID(0x0E, 0x00)
85 #define MCUX_LPADC1_CLK MCUX_LPC_CLK_ID(0x0F, 0x00)
86 #define MCUX_LPADC2_CLK MCUX_LPC_CLK_ID(0x0F, 0x01)
88 #define MCUX_FLEXCAN0_CLK MCUX_LPC_CLK_ID(0x10, 0x00)
89 #define MCUX_FLEXCAN1_CLK MCUX_LPC_CLK_ID(0x10, 0x01)
91 #define MCUX_FLEXIO0_CLK MCUX_LPC_CLK_ID(0x11, 0x00)
93 #define MCUX_AUDIO_MCLK MCUX_LPC_CLK_ID(0x12, 0x00)
95 #define MCUX_LPUART0_CLK MCUX_LPC_CLK_ID(0x13, 0x00)
96 #define MCUX_LPUART1_CLK MCUX_LPC_CLK_ID(0x13, 0x01)
97 #define MCUX_LPUART2_CLK MCUX_LPC_CLK_ID(0x13, 0x02)
98 #define MCUX_LPUART3_CLK MCUX_LPC_CLK_ID(0x13, 0x03)
99 #define MCUX_LPUART4_CLK MCUX_LPC_CLK_ID(0x13, 0x04)
101 #define MCUX_LPI2C0_CLK MCUX_LPC_CLK_ID(0x14, 0x00)
102 #define MCUX_LPI2C1_CLK MCUX_LPC_CLK_ID(0x14, 0x01)
103 #define MCUX_LPI2C2_CLK MCUX_LPC_CLK_ID(0x14, 0x02)
104 #define MCUX_LPI2C3_CLK MCUX_LPC_CLK_ID(0x14, 0x03)