4  * SPDX-License-Identifier: Apache-2.0
19 #include <zephyr/dt-bindings/pcie/pcie.h>
34  * in include/dt-bindings/pcie/pcie.h: see PCIE_BDF() and friends, since
45  * look to PCIE_ID_* macros in include/dt-bindings/pcie/pcie.h for more.
117  * Initialize PCIe-related information within a specific instance of
158  * These functions are arch-, board-, or SoC-specific.
162  * @brief Read a 32-bit word from an endpoint's configuration space.
173  * @brief Write a 32-bit word to an endpoint's configuration space.
194 	/** Scan all available PCI host controllers and sub-busses */
227  * @param bar_index 0-based BAR index
238  * @param index (0-based) index
242  * A PCI(e) endpoint has 0 or more memory-mapped regions. This function
245  * are order-preserving with respect to the endpoint BARs: e.g., index 0
246  * will return the lowest-numbered memory BAR on the endpoint.
255  * @param bar_index 0-based BAR index
266  * @param index (0-based) index
273  * are order-preserving with respect to the endpoint BARs: e.g., index 0
274  * will return the lowest-numbered I/O BAR on the endpoint.
381 #define PCIE_CONF_CAPPTR_FIRST(w)	(((w) >> 2) & 0x3FU)  argument
388 #define PCIE_CONF_CAP_ID(w)		((w) & 0xFFU)  argument
389 #define PCIE_CONF_CAP_NEXT(w)		(((w) >> 10) & 0x3FU)  argument
402 #define PCIE_CONF_EXT_CAP_ID(w)		((w) & 0xFFFFU)  argument
403 #define PCIE_CONF_EXT_CAP_VER(w)	(((w) >> 16) & 0xFU)  argument
404 #define PCIE_CONF_EXT_CAP_NEXT(w)	(((w) >> 20) & 0xFFFU)  argument
431 #define PCIE_CONF_CLASSREV_CLASS(w)	(((w) >> 24) & 0xFFU)  argument
432 #define PCIE_CONF_CLASSREV_SUBCLASS(w)  (((w) >> 16) & 0xFFU)  argument
433 #define PCIE_CONF_CLASSREV_PROGIF(w)	(((w) >> 8) & 0xFFU)  argument
434 #define PCIE_CONF_CLASSREV_REV(w)	((w) & 0xFFU)  argument
444 #define PCIE_CONF_MULTIFUNCTION(w)	(((w) & 0x00800000U) != 0U)  argument
445 #define PCIE_CONF_TYPE_BRIDGE(w)	(((w) & 0x007F0000U) != 0U)  argument
446 #define PCIE_CONF_TYPE_GET(w)		(((w) >> 16) & 0x7F)  argument
453  * Words 4-9 are BARs are I/O or memory decoders. Memory decoders may
454  * be 64-bit decoders, in which case the next configuration word holds
455  * the high-order bits (and is, thus, not a BAR itself).
465 #define PCIE_CONF_BAR_IO(w)		(((w) & 0x00000001U) == 0x00000001U)  argument
466 #define PCIE_CONF_BAR_MEM(w)		(((w) & 0x00000001U) != 0x00000001U)  argument
467 #define PCIE_CONF_BAR_64(w)		(((w) & 0x00000006U) == 0x00000004U)  argument
468 #define PCIE_CONF_BAR_ADDR(w)		((w) & ~0xfUL)  argument
469 #define PCIE_CONF_BAR_IO_ADDR(w)	((w) & ~0x3UL)  argument
470 #define PCIE_CONF_BAR_FLAGS(w)		((w) & 0xfUL)  argument
476 #define PCIE_CONF_BAR_INVAL_FLAGS(w)			\  argument
477 	((((w) & 0x00000006U) == 0x00000006U) ||	\
478 	 (((w) & 0x00000006U) == 0x00000002U))
485 #define PCIE_BUS_PRIMARY_NUMBER(w)      ((w) & 0xffUL)  argument
486 #define PCIE_BUS_SECONDARY_NUMBER(w)    (((w) >> 8) & 0xffUL)  argument
487 #define PCIE_BUS_SUBORDINATE_NUMBER(w)  (((w) >> 16) & 0xffUL)  argument
488 #define PCIE_SECONDARY_LATENCY_TIMER(w) (((w) >> 24) & 0xffUL)  argument
501 #define PCIE_IO_BASE(w)         ((w) & 0xffUL)  argument
502 #define PCIE_IO_LIMIT(w)        (((w) >> 8) & 0xffUL)  argument
503 #define PCIE_SEC_STATUS(w)      (((w) >> 16) & 0xffffUL)  argument
512 #define PCIE_MEM_BASE(w)        ((w) & 0xffffUL)  argument
513 #define PCIE_MEM_LIMIT(w)       (((w) >> 16) & 0xffffUL)  argument
521 #define PCIE_PREFETCH_BASE(w)   ((w) & 0xffffUL)  argument
522 #define PCIE_PREFETCH_LIMIT(w)  (((w) >> 16) & 0xffffUL)  argument
534 #define PCIE_IO_BASE_UPPER(w)   ((w) & 0xffffUL)  argument
535 #define PCIE_IO_LIMIT_UPPER(w)  (((w) >> 16) & 0xffffUL)  argument
550 #define PCIE_CONF_INTR_IRQ(w)	((w) & 0xFFU)  argument
569  * @param flags_p Architecture-specific IRQ configuration flags..