23 	uint32_t base;  member
34 #define GPIO_REG_ADDR(base, offset) (base + offset)  argument
36 #define GPIO_RW_ADDR(base, offset, p)			 \  argument
37 	(GPIO_REG_ADDR(base, offset) | (1 << (p + 2)))
39 #define GPIO_RW_MASK_ADDR(base, offset, mask)		 \  argument
40 	(GPIO_REG_ADDR(base, offset) | (mask << 2))
58 	uint32_t base = cfg->base;  in gpio_stellaris_isr()  local
59 	uint32_t int_stat = sys_read32(GPIO_REG_ADDR(base, GPIO_MIS_OFFSET));  in gpio_stellaris_isr()
63 	sys_write32(int_stat, GPIO_REG_ADDR(base, GPIO_ICR_OFFSET));  in gpio_stellaris_isr()
70 	uint32_t base = cfg->base;  in gpio_stellaris_configure()  local
89 		mask_addr = GPIO_RW_MASK_ADDR(base, GPIO_DATA_OFFSET, BIT(pin));  in gpio_stellaris_configure()
95 		sys_set_bit(GPIO_REG_ADDR(base, GPIO_DIR_OFFSET), pin);  in gpio_stellaris_configure()
97 		sys_set_bit(GPIO_REG_ADDR(base, GPIO_DEN_OFFSET), pin);  in gpio_stellaris_configure()
99 		sys_clear_bit(GPIO_REG_ADDR(base, GPIO_DIR_OFFSET), pin);  in gpio_stellaris_configure()
101 		sys_set_bit(GPIO_REG_ADDR(base, GPIO_DEN_OFFSET), pin);  in gpio_stellaris_configure()
104 		sys_clear_bit(GPIO_REG_ADDR(base, GPIO_DEN_OFFSET), pin);  in gpio_stellaris_configure()
116 	uint32_t base = cfg->base;  in gpio_stellaris_get_config()  local
120 	if (sys_test_bit(GPIO_REG_ADDR(base, GPIO_DEN_OFFSET), pin) == 0) {  in gpio_stellaris_get_config()
122 	} else if (sys_test_bit(GPIO_REG_ADDR(base, GPIO_DIR_OFFSET), pin)) {  in gpio_stellaris_get_config()
123 		mask_addr = GPIO_RW_MASK_ADDR(base, GPIO_DATA_OFFSET, BIT(pin));  in gpio_stellaris_get_config()
142 	uint32_t base = cfg->base;  in gpio_stellaris_port_get_raw()  local
144 	*value = sys_read32(GPIO_RW_MASK_ADDR(base, GPIO_DATA_OFFSET, 0xff));  in gpio_stellaris_port_get_raw()
154 	uint32_t base = cfg->base;  in gpio_stellaris_port_set_masked_raw()  local
156 	sys_write32(value, GPIO_RW_MASK_ADDR(base, GPIO_DATA_OFFSET, mask));  in gpio_stellaris_port_set_masked_raw()
165 	uint32_t base = cfg->base;  in gpio_stellaris_port_set_bits_raw()  local
167 	sys_write32(mask, GPIO_RW_MASK_ADDR(base, GPIO_DATA_OFFSET, mask));  in gpio_stellaris_port_set_bits_raw()
176 	uint32_t base = cfg->base;  in gpio_stellaris_port_clear_bits_raw()  local
178 	sys_write32(0, GPIO_RW_MASK_ADDR(base, GPIO_DATA_OFFSET, mask));  in gpio_stellaris_port_clear_bits_raw()
187 	uint32_t base = cfg->base;  in gpio_stellaris_port_toggle_bits()  local
190 	value = sys_read32(GPIO_RW_MASK_ADDR(base, GPIO_DATA_OFFSET, 0xff));  in gpio_stellaris_port_toggle_bits()
192 	sys_write32(value, GPIO_RW_MASK_ADDR(base, GPIO_DATA_OFFSET, 0xff));  in gpio_stellaris_port_toggle_bits()
203 	uint32_t base = cfg->base;  in gpio_stellaris_pin_interrupt_configure()  local
208 		sys_set_bit(GPIO_REG_ADDR(base, GPIO_IM_OFFSET), pin);  in gpio_stellaris_pin_interrupt_configure()
211 			sys_clear_bit(GPIO_REG_ADDR(base, GPIO_IS_OFFSET), pin);  in gpio_stellaris_pin_interrupt_configure()
213 			sys_set_bit(GPIO_REG_ADDR(base, GPIO_IS_OFFSET), pin);  in gpio_stellaris_pin_interrupt_configure()
217 			sys_set_bit(GPIO_REG_ADDR(base, GPIO_IBE_OFFSET), pin);  in gpio_stellaris_pin_interrupt_configure()
219 			sys_set_bit(GPIO_REG_ADDR(base, GPIO_IEV_OFFSET), pin);  in gpio_stellaris_pin_interrupt_configure()
221 			sys_clear_bit(GPIO_REG_ADDR(base,  in gpio_stellaris_pin_interrupt_configure()
225 		sys_clear_bit(GPIO_REG_ADDR(base, GPIO_IM_OFFSET), pin);  in gpio_stellaris_pin_interrupt_configure()
273 		.base = DT_INST_REG_ADDR(n),			\