43 #define I2S_SEL(val)		STM32_DT_CLOCK_SELECT((val), 1, 23, CFGR_REG)  argument
44 #define MCO1_SEL(val)           STM32_DT_CLOCK_SELECT((val), 0x7, 24, CFGR_REG)  argument
45 #define MCO1_PRE(val)           STM32_DT_CLOCK_SELECT((val), 0x7, 28, CFGR_REG)  argument
47 #define USART1_SEL(val)		STM32_DT_CLOCK_SELECT((val), 3, 0, CFGR3_REG)  argument
48 #define I2C1_SEL(val)		STM32_DT_CLOCK_SELECT((val), 1, 4, CFGR3_REG)  argument
49 #define I2C2_SEL(val)		STM32_DT_CLOCK_SELECT((val), 1, 5, CFGR3_REG)  argument
50 #define I2C3_SEL(val)		STM32_DT_CLOCK_SELECT((val), 1, 6, CFGR3_REG)  argument
51 #define TIM1_SEL(val)		STM32_DT_CLOCK_SELECT((val), 1, 8, CFGR3_REG)  argument
52 #define TIM8_SEL(val)		STM32_DT_CLOCK_SELECT((val), 1, 9, CFGR3_REG)  argument
53 #define TIM15_SEL(val)		STM32_DT_CLOCK_SELECT((val), 1, 10, CFGR3_REG)  argument
54 #define TIM16_SEL(val)		STM32_DT_CLOCK_SELECT((val), 1, 11, CFGR3_REG)  argument
55 #define TIM17_SEL(val)		STM32_DT_CLOCK_SELECT((val), 1, 13, CFGR3_REG)  argument
56 #define TIM20_SEL(val)		STM32_DT_CLOCK_SELECT((val), 1, 15, CFGR3_REG)  argument
57 #define USART2_SEL(val)		STM32_DT_CLOCK_SELECT((val), 3, 16, CFGR3_REG)  argument
58 #define USART3_SEL(val)		STM32_DT_CLOCK_SELECT((val), 3, 18, CFGR3_REG)  argument
59 #define USART4_SEL(val)		STM32_DT_CLOCK_SELECT((val), 3, 20, CFGR3_REG)  argument
60 #define USART5_SEL(val)		STM32_DT_CLOCK_SELECT((val), 3, 22, CFGR3_REG)  argument
61 #define TIM2_SEL(val)		STM32_DT_CLOCK_SELECT((val), 1, 24, CFGR3_REG)  argument
62 #define TIM3_4_SEL(val)		STM32_DT_CLOCK_SELECT((val), 1, 25, CFGR3_REG)  argument
64 #define RTC_SEL(val)		STM32_DT_CLOCK_SELECT((val), 3, 8, BDCR_REG)  argument