net6.0 net6.0-windows10.0.17763.0 true 7.2 ../../../output/properties.csproj Infrastructure true $(DefineConstants);GUI_DISABLED ..\..\..\lib\resources\libraries\ironpython-netcore\IronPython.dll ..\..\..\lib\resources\libraries\ironpython-netcore\IronPython.Modules.dll contentFiles true ../../../lib/resources/libraries/protobuf-net.dll ../../../lib/resources/libraries/FlatBuffers.dll ../../../lib/resources/libraries/Microsoft.Scripting.dll ../../../lib/resources/libraries/BitMiracle.LibJpeg.NET.dll ../../../lib/resources/libraries/mcs.dll ../../../lib/resources/libraries/Microsoft.Dynamic.dll ../../../lib/resources/libraries/Mono.Linq.Expressions.dll ../../../lib/resources/libraries/Nini.dll Antmicro.Renode.translate-arm64-le.so Antmicro.Renode.translate-arm-le.so Antmicro.Renode.translate-arm-be.so Antmicro.Renode.translate-arm-m-le.so Antmicro.Renode.translate-arm-m-be.so Antmicro.Renode.translate-i386-le.so Antmicro.Renode.translate-x86_64-le.so Antmicro.Renode.translate-riscv64-le.so Antmicro.Renode.translate-riscv-le.so Antmicro.Renode.translate-ppc-be.so Antmicro.Renode.translate-ppc64-be.so Antmicro.Renode.translate-xtensa-le.so Antmicro.Renode.translate-sparc-le.so Antmicro.Renode.translate-sparc-be.so Antmicro.Renode.Cores.RiscV.Opcodes.Custom Antmicro.Renode.Cores.RiscV.Opcodes.Pseudo Antmicro.Renode.Cores.RiscV.Opcodes.Rv32a Antmicro.Renode.Cores.RiscV.Opcodes.Rv32b Antmicro.Renode.Cores.RiscV.Opcodes.Rv32c Antmicro.Renode.Cores.RiscV.Opcodes.Rv32d Antmicro.Renode.Cores.RiscV.Opcodes.Rv32d-zfh Antmicro.Renode.Cores.RiscV.Opcodes.Rv32f Antmicro.Renode.Cores.RiscV.Opcodes.Rv32h Antmicro.Renode.Cores.RiscV.Opcodes.Rv32i Antmicro.Renode.Cores.RiscV.Opcodes.Rv32k Antmicro.Renode.Cores.RiscV.Opcodes.Rv32m Antmicro.Renode.Cores.RiscV.Opcodes.Rv32q Antmicro.Renode.Cores.RiscV.Opcodes.Rv32q-zfh Antmicro.Renode.Cores.RiscV.Opcodes.Rv32zfh Antmicro.Renode.Cores.RiscV.Opcodes.Rv64a Antmicro.Renode.Cores.RiscV.Opcodes.Rv64b Antmicro.Renode.Cores.RiscV.Opcodes.Rv64c Antmicro.Renode.Cores.RiscV.Opcodes.Rv64d Antmicro.Renode.Cores.RiscV.Opcodes.Rv64f Antmicro.Renode.Cores.RiscV.Opcodes.Rv64h Antmicro.Renode.Cores.RiscV.Opcodes.Rv64i Antmicro.Renode.Cores.RiscV.Opcodes.Rv64k Antmicro.Renode.Cores.RiscV.Opcodes.Rv64m Antmicro.Renode.Cores.RiscV.Opcodes.Rv64q Antmicro.Renode.Cores.RiscV.Opcodes.Rv64zfh Antmicro.Renode.Cores.RiscV.Opcodes.Rvc Antmicro.Renode.Cores.RiscV.Opcodes.Rvk Antmicro.Renode.Cores.RiscV.Opcodes.Rvp Antmicro.Renode.Cores.RiscV.Opcodes.Rvv Antmicro.Renode.Cores.RiscV.Opcodes.Rvv-pseudo Antmicro.Renode.Cores.RiscV.Opcodes.Svinval Antmicro.Renode.Cores.RiscV.Opcodes.System