Home
last modified time | relevance | path

Searched refs:dw_pcie_writel_dbi (Results 1 – 11 of 11) sorted by relevance

/Linux-v5.4/drivers/pci/controller/dwc/
Dpcie-designware.c291 dw_pcie_writel_dbi(pci, PCIE_ATU_VIEWPORT, in dw_pcie_prog_outbound_atu()
293 dw_pcie_writel_dbi(pci, PCIE_ATU_LOWER_BASE, in dw_pcie_prog_outbound_atu()
295 dw_pcie_writel_dbi(pci, PCIE_ATU_UPPER_BASE, in dw_pcie_prog_outbound_atu()
297 dw_pcie_writel_dbi(pci, PCIE_ATU_LIMIT, in dw_pcie_prog_outbound_atu()
299 dw_pcie_writel_dbi(pci, PCIE_ATU_LOWER_TARGET, in dw_pcie_prog_outbound_atu()
301 dw_pcie_writel_dbi(pci, PCIE_ATU_UPPER_TARGET, in dw_pcie_prog_outbound_atu()
303 dw_pcie_writel_dbi(pci, PCIE_ATU_CR1, type); in dw_pcie_prog_outbound_atu()
304 dw_pcie_writel_dbi(pci, PCIE_ATU_CR2, PCIE_ATU_ENABLE); in dw_pcie_prog_outbound_atu()
390 dw_pcie_writel_dbi(pci, PCIE_ATU_VIEWPORT, PCIE_ATU_REGION_INBOUND | in dw_pcie_prog_inbound_atu()
392 dw_pcie_writel_dbi(pci, PCIE_ATU_LOWER_TARGET, lower_32_bits(cpu_addr)); in dw_pcie_prog_inbound_atu()
[all …]
Dpcie-armada8k.c166 dw_pcie_writel_dbi(pci, PCIE_GLOBAL_CONTROL_REG, reg); in armada8k_pcie_establish_link()
173 dw_pcie_writel_dbi(pci, PCIE_GLOBAL_CONTROL_REG, reg); in armada8k_pcie_establish_link()
176 dw_pcie_writel_dbi(pci, PCIE_ARCACHE_TRC_REG, ARCACHE_DEFAULT_VALUE); in armada8k_pcie_establish_link()
177 dw_pcie_writel_dbi(pci, PCIE_AWCACHE_TRC_REG, AWCACHE_DEFAULT_VALUE); in armada8k_pcie_establish_link()
183 dw_pcie_writel_dbi(pci, PCIE_ARUSER_REG, reg); in armada8k_pcie_establish_link()
188 dw_pcie_writel_dbi(pci, PCIE_AWUSER_REG, reg); in armada8k_pcie_establish_link()
194 dw_pcie_writel_dbi(pci, PCIE_GLOBAL_INT_MASK1_REG, reg); in armada8k_pcie_establish_link()
200 dw_pcie_writel_dbi(pci, PCIE_GLOBAL_CONTROL_REG, reg); in armada8k_pcie_establish_link()
231 dw_pcie_writel_dbi(pci, PCIE_GLOBAL_INT_CAUSE1_REG, val); in armada8k_pcie_irq_handler()
Dpcie-tegra194.c368 dw_pcie_writel_dbi(pci, PORT_LOGIC_GEN2_CTRL, val); in tegra_pcie_rp_irq_handler()
408 dw_pcie_writel_dbi(pci, PCIE_PL_CHK_REG_CONTROL_STATUS, tmp); in tegra_pcie_rp_irq_handler()
466 dw_pcie_writel_dbi(&pcie->pci, pcie->cfg_link_cap_l1sub, val); in disable_aspm_l11()
475 dw_pcie_writel_dbi(&pcie->pci, pcie->cfg_link_cap_l1sub, val); in disable_aspm_l12()
487 dw_pcie_writel_dbi(&pcie->pci, event_cntr_ctrl_offset[pcie->cid], val); in event_counter_prog()
515 dw_pcie_writel_dbi(&pcie->pci, event_cntr_ctrl_offset[pcie->cid], in aspm_state_cnt()
521 dw_pcie_writel_dbi(&pcie->pci, event_cntr_ctrl_offset[pcie->cid], val); in aspm_state_cnt()
537 dw_pcie_writel_dbi(pci, event_cntr_ctrl_offset[pcie->cid], val); in init_host_aspm()
544 dw_pcie_writel_dbi(pci, pcie->cfg_link_cap_l1sub, val); in init_host_aspm()
551 dw_pcie_writel_dbi(pci, PORT_LOGIC_ACK_F_ASPM_CTRL, val); in init_host_aspm()
[all …]
Dpci-imx6.c184 dw_pcie_writel_dbi(pci, PCIE_PHY_CTRL, val); in pcie_phy_wait_ack()
187 dw_pcie_writel_dbi(pci, PCIE_PHY_CTRL, val); in pcie_phy_wait_ack()
194 dw_pcie_writel_dbi(pci, PCIE_PHY_CTRL, val); in pcie_phy_wait_ack()
212 dw_pcie_writel_dbi(pci, PCIE_PHY_CTRL, phy_ctl); in pcie_phy_read()
221 dw_pcie_writel_dbi(pci, PCIE_PHY_CTRL, 0x00); in pcie_phy_read()
239 dw_pcie_writel_dbi(pci, PCIE_PHY_CTRL, var); in pcie_phy_write()
243 dw_pcie_writel_dbi(pci, PCIE_PHY_CTRL, var); in pcie_phy_write()
251 dw_pcie_writel_dbi(pci, PCIE_PHY_CTRL, var); in pcie_phy_write()
260 dw_pcie_writel_dbi(pci, PCIE_PHY_CTRL, var); in pcie_phy_write()
269 dw_pcie_writel_dbi(pci, PCIE_PHY_CTRL, var); in pcie_phy_write()
[all …]
Dpcie-hisi.c181 dw_pcie_writel_dbi(pci, reg, val); in hisi_pcie_cfg_write()
185 dw_pcie_writel_dbi(pci, reg, reg_val); in hisi_pcie_cfg_write()
189 dw_pcie_writel_dbi(pci, reg, reg_val); in hisi_pcie_cfg_write()
Dpcie-designware-ep.c30 dw_pcie_writel_dbi(pci, reg, 0x0); in __dw_pcie_ep_reset_bar()
33 dw_pcie_writel_dbi(pci, reg + 4, 0x0); in __dw_pcie_ep_reset_bar()
154 dw_pcie_writel_dbi(pci, reg, flags); in dw_pcie_ep_set_bar()
158 dw_pcie_writel_dbi(pci, reg + 4, 0); in dw_pcie_ep_set_bar()
602 dw_pcie_writel_dbi(pci, offset + PCI_REBAR_CAP, 0x0); in dw_pcie_ep_init()
Dpci-keystone.c409 dw_pcie_writel_dbi(pci, PCI_BASE_ADDRESS_0, 0); in ks_pcie_setup_rc_app_regs()
410 dw_pcie_writel_dbi(pci, PCI_BASE_ADDRESS_1, 0); in ks_pcie_setup_rc_app_regs()
481 dw_pcie_writel_dbi(pci, PCI_BASE_ADDRESS_0, 1); in ks_pcie_v3_65_scan_bus()
482 dw_pcie_writel_dbi(pci, PCI_BASE_ADDRESS_0, SZ_4K - 1); in ks_pcie_v3_65_scan_bus()
490 dw_pcie_writel_dbi(pci, PCI_BASE_ADDRESS_0, ks_pcie->app.start); in ks_pcie_v3_65_scan_bus()
927 dw_pcie_writel_dbi(pci, PCI_BASE_ADDRESS_0, flags); in ks_pcie_am654_ep_init()
1135 dw_pcie_writel_dbi(pci, EXP_CAP_ID_OFFSET + PCI_EXP_LNKCAP, in ks_pcie_set_link_speed()
1143 dw_pcie_writel_dbi(pci, EXP_CAP_ID_OFFSET + PCI_EXP_LNKCTL2, in ks_pcie_set_link_speed()
Dpcie-designware-host.c671 dw_pcie_writel_dbi(pci, PCI_BASE_ADDRESS_0, 0x00000004); in dw_pcie_setup_rc()
672 dw_pcie_writel_dbi(pci, PCI_BASE_ADDRESS_1, 0x00000000); in dw_pcie_setup_rc()
678 dw_pcie_writel_dbi(pci, PCI_INTERRUPT_LINE, val); in dw_pcie_setup_rc()
684 dw_pcie_writel_dbi(pci, PCI_PRIMARY_BUS, val); in dw_pcie_setup_rc()
691 dw_pcie_writel_dbi(pci, PCI_COMMAND, val); in dw_pcie_setup_rc()
Dpcie-designware.h286 static inline void dw_pcie_writel_dbi(struct dw_pcie *pci, u32 reg, u32 val) in dw_pcie_writel_dbi() function
344 dw_pcie_writel_dbi(pci, reg, val); in dw_pcie_dbi_ro_wr_en()
355 dw_pcie_writel_dbi(pci, reg, val); in dw_pcie_dbi_ro_wr_dis()
Dpcie-artpec6.c310 dw_pcie_writel_dbi(pci, ACK_F_ASPM_CTRL_OFF, val); in artpec6_pcie_set_nfts()
319 dw_pcie_writel_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL, val); in artpec6_pcie_set_nfts()
Dpci-dra7xx.c870 dw_pcie_writel_dbi(pci, PCI_COMMAND, val); in dra7xx_pcie_suspend()
887 dw_pcie_writel_dbi(pci, PCI_COMMAND, val); in dra7xx_pcie_resume()