| /Linux-v5.10/drivers/pinctrl/renesas/ |
| D | pfc-r8a77970.c | 97 #define GPSR2_8 F_(VI0_DATA4, IP3_31_28)
184 #define IP3_31_28 FM(VI0_DATA4) FM(HRTS1_N) FM(RX1_A) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0,… macro
266 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
515 PINMUX_IPSR_GPSR(IP3_31_28, VI0_DATA4),
516 PINMUX_IPSR_GPSR(IP3_31_28, HRTS1_N),
517 PINMUX_IPSR_MSEL(IP3_31_28, RX1_A, SEL_SCIF1_0),
2371 IP3_31_28
|
| D | pfc-r8a77990.c | 102 #define GPSR1_8 F_(A8, IP3_31_28)
245 #define IP3_31_28 FM(A8) FM(SDA6_A) FM(RX3_B) FM(HRX4_C) FM(VI5_HSYNC_N_A) FM(DU_HSYNC) FM(VI4… macro
393 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
720 PINMUX_IPSR_GPSR(IP3_31_28, A8),
721 PINMUX_IPSR_MSEL(IP3_31_28, SDA6_A, SEL_I2C6_0),
722 PINMUX_IPSR_MSEL(IP3_31_28, RX3_B, SEL_SCIF3_1),
723 PINMUX_IPSR_MSEL(IP3_31_28, HRX4_C, SEL_HSCIF4_2),
724 PINMUX_IPSR_MSEL(IP3_31_28, VI5_HSYNC_N_A, SEL_VIN5_0),
725 PINMUX_IPSR_GPSR(IP3_31_28, DU_HSYNC),
726 PINMUX_IPSR_MSEL(IP3_31_28, VI4_DATA0_B, SEL_VIN4_1),
[all …]
|
| D | pfc-r8a77980.c | 111 #define GPSR2_8 F_(VI0_DATA4, IP3_31_28)
217 #define IP3_31_28 FM(VI0_DATA4) FM(HRTS1_N) FM(RX1_A) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0,… macro
317 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
597 PINMUX_IPSR_GPSR(IP3_31_28, VI0_DATA4),
598 PINMUX_IPSR_GPSR(IP3_31_28, HRTS1_N),
599 PINMUX_IPSR_MSEL(IP3_31_28, RX1_A, SEL_SCIF1_0),
2793 IP3_31_28
|
| D | pfc-r8a77995.c | 53 #define GPSR1_24 F_(DU_DOTCLKOUT0, IP3_31_28)
230 #define IP3_31_28 FM(DU_DOTCLKOUT0) FM(QCLK) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, … macro
356 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
647 PINMUX_IPSR_GPSR(IP3_31_28, DU_DOTCLKOUT0),
648 PINMUX_IPSR_GPSR(IP3_31_28, QCLK),
2652 IP3_31_28
|
| D | pfc-r8a77950.c | 111 #define GPSR1_16 F_(A16, IP3_31_28)
287 #define IP3_31_28 FM(A16) FM(LCDOUT8) F_(0, 0) F_(0, 0) FM(VI4_FIELD) F_(0, 0) FM(DU_DG0) F_(… macro
443 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
846 PINMUX_IPSR_GPSR(IP3_31_28, A16),
847 PINMUX_IPSR_GPSR(IP3_31_28, LCDOUT8),
848 PINMUX_IPSR_GPSR(IP3_31_28, VI4_FIELD),
849 PINMUX_IPSR_GPSR(IP3_31_28, DU_DG0),
5060 IP3_31_28
|
| D | pfc-r8a77951.c | 112 #define GPSR1_16 F_(A16, IP3_31_28)
288 #define IP3_31_28 FM(A16) FM(LCDOUT8) F_(0, 0) F_(0, 0) FM(VI4_FIELD) F_(0, 0) FM(DU_DG0) F_(… macro
453 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
853 PINMUX_IPSR_GPSR(IP3_31_28, A16),
854 PINMUX_IPSR_GPSR(IP3_31_28, LCDOUT8),
855 PINMUX_IPSR_GPSR(IP3_31_28, VI4_FIELD),
856 PINMUX_IPSR_GPSR(IP3_31_28, DU_DG0),
5421 IP3_31_28
|
| D | pfc-r8a7796.c | 116 #define GPSR1_16 F_(A16, IP3_31_28)
292 #define IP3_31_28 FM(A16) FM(LCDOUT8) F_(0, 0) F_(0, 0) FM(VI4_FIELD) F_(0, 0) FM(DU_DG0) F_(… macro
457 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
856 PINMUX_IPSR_GPSR(IP3_31_28, A16),
857 PINMUX_IPSR_GPSR(IP3_31_28, LCDOUT8),
858 PINMUX_IPSR_GPSR(IP3_31_28, VI4_FIELD),
859 PINMUX_IPSR_GPSR(IP3_31_28, DU_DG0),
5373 IP3_31_28
|
| D | pfc-r8a77965.c | 117 #define GPSR1_16 F_(A16, IP3_31_28)
293 #define IP3_31_28 FM(A16) FM(LCDOUT8) F_(0, 0) F_(0, 0) FM(VI4_FIELD) F_(0, 0) FM(DU_DG0) F_(… macro
458 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
859 PINMUX_IPSR_GPSR(IP3_31_28, A16),
860 PINMUX_IPSR_GPSR(IP3_31_28, LCDOUT8),
861 PINMUX_IPSR_GPSR(IP3_31_28, VI4_FIELD),
862 PINMUX_IPSR_GPSR(IP3_31_28, DU_DG0),
5627 IP3_31_28
|
| D | pfc-r8a77470.c | 659 PINMUX_IPSR_GPSR(IP3_31_28, QSPI0_SSL),
660 PINMUX_IPSR_GPSR(IP3_31_28, WE1_N),
|
